"디지탈실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 디지털공학실험 디지털시스템실험 fpga 프로젝트 stopwatch 설계 전기회로 두더지 잡기 기초디지털실험 전자회로실험

판매자 표지는 다운로드시 포함되지 않습니다.

"디지탈실험" 검색결과 861-880 / 20,540건

기계공학실험(3D-Digitizing)

- 3D Digitizing -< 실 험 요 약 >I. 실험 목적본 실험에서는 3차원 물체의 각 점의 위치를 파악할 수 있는 장비를 정확히 이해하고 이용하여 DATA를 도출 ... 하고, 이를 CAD 작업을 통해 형태를 복원하는 방법에 대해 알아보도록 한다.II. 실험 결과의 개요이번 실험에서는 3차원 위치 측정기를 이용하여 실제 형상에 대한 좌표를 측정하고 이 ... >I. 서 론1. 실험 목적 ----------------------------------------------- 3 2. 실험 이론 -------------------------

리포트 | 14페이지 | 2,000원 | 등록일 2009.02.28

다운로드 장바구니
디지털전자실험 - counter 회로

디지털회로 실험 결과 보고서목적Flip-Flop 을 이용한 동기식(synchronous)카운터와 비동기식(asynchronous)카운터[=리플(ripple)카운터] 회로를 구성 ... ounter)논리상태 확인용 : LED, FND실험 3-1 4-bit 비동기식 업 카운터 회로회로도설치방법위의 그림과 같이 4개의 J-K 플립플롭(2개의 7476)을 이용하여 4 ... 은 꼭서 Q0~Q3의 논리 상태를 측정하여 결과를 기입한다.위 실험 3-1와 거의 비슷한 회로를 구성하며 한 가지 틀린 점은 CLR 쪽에 Q1 과 Q3 를 NAND 하여 CLR 쪽

리포트 | 12페이지 | 2,000원 | 등록일 2009.01.30

다운로드 장바구니
디지털실험 설계3 결과 positive edge triggered master-slave D flip flip의 설계

디지털실험 결과보고서설계3. positive edge triggered master-slave D flip flip의 설계실험 결과설계의 회로이다. 처음에는 설계 회로대로 1개 ... 지 않았다. NAND소자의 불량이었다.이번 실험을 위해 준비한 빵판 회로이다. 짝이 되는 번호끼리 각각 이으면 위의 회로와 같다. 한 개의 숫자만 있는 것은 각각2-입력 d, 4

리포트 | 2페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
[디지털실험] 논리게이트

논 리 게 이 트■ 실험목적? NAND, NOR, NOT 게이트의 진리표를 실험적으로 결정한다.? 다른 논리게이트를 만들기 위해 NAND와 NOR 게이트를 사용한다.■ 실험부품 ... , XOR 의 진리표NANDNORXORXYZXYZXYZ0010*************1101100101010110110■ 실험순서1. 7400 2입력 NAND 게이트와 7404 2입력

리포트 | 4페이지 | 1,000원 | 등록일 2005.04.01

다운로드 장바구니
디지털실험 설계3 예비 positive edge triggered master-slave D flip flip의 설계

디지털 실험 예비보고서설계3. positive edge triggered master-slave D flip flip의 설계실험 목적1. D flip flip의 동작을 이해 ... (2)D Latch와 D Flip-flop, gate D Latch, D Flip-flop의 구성실험 9에서 이미 경험해 보았던 D latch와 D flip-flop은 단일입력(D ... 을 latch라 하고, pulse transition에서 작동하는 flip flop을 register라 한다.이번 실험에서는 기본소자로 만든 SR latch를 이용해서 소장의 동작

리포트 | 4페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
디지털논리회로실험 - 레지스터

실험 8 레지스터(register)? 레지스터? : 기억소자를 연결하여 한 단위로 데이터를 읽거나 쓰도록 구성된 장치⇒ n비트의 이진 정보를 저장하기 위한 n개의 플립플롭 ... 전송디지털 컴퓨터에는 레지스터와 레지스터들 사이의 정보 전송경로를 가짐공통버스 시스템으로 구성○ Tri-State(3-state) 버퍼를 이용한 버스 시스템의 구현(Tri

리포트 | 5페이지 | 1,000원 | 등록일 2007.11.21

다운로드 장바구니
디지털논리회로실험 - 카운터

■ 카운터◎ 입력 펄스에 따라서 레지스터의 상태가 미링해진 순서대로 변화하는 레지스터◎ 어떤 사건의 발생 횟수를 세거나 동작 순서를 제어하는 타이밍 신호를 만드는 데 사용◎ 동기식과 비동기식 두 종류가 있다.■ 비동기식 카운터(asynchronous counter) 혹..

리포트 | 3페이지 | 1,000원 | 등록일 2007.11.21

다운로드 장바구니
디지털 논리회로 실험 텀프로젝트(디지털 주사위-아주 간단한 카운터회로 이용)

1. 작품 구상 디지털회로 실험 및 설계 시간에 우리는 여러 가지 디지털논리소자들에 대해 배웠다. 처음엔 간단한 논리게이트들로 시작하여 여러 플립플롭들과 먹스, FND, 그리고

리포트 | 6페이지 | 2,000원 | 등록일 2010.06.11

다운로드 장바구니
[디지털회로실험]디지털 시계 설계(PLD)

18. 분, 초 디지털 시계[목적]1. 디지털 시계를 설계중 분과 초에 해당하는 카운터를 설계한다.2. PLD를 이용한 디지털 실험을 통해 회로 구현을 수행한다.[기본이론]D ... */B*/C⑤ Circuit Design19. 「시」디지털 시계[목적]1. 디지털 시계를 설계중 시에 해당하는 카운터를 설계한다.2. PLD를 이용한 디지털 실험을 통해 회로 구현 ... 을 수행한다.[기본이론]12시까지 시간을 카운터하는 12진 카운터를 설계하고, 시간의 일의 자리와 십의 자리의 12진 디코더를 설계하므로써 「시」영역의 디지털 시계를 만들 수 있

리포트 | 9페이지 | 1,500원 | 등록일 2005.12.10

다운로드 장바구니
디지털 회로설계 실험 3주차 레포트

1. Decoders and Encoders2. 실험목표1. 일반적인 binary decoder의 동작 원리를 이해한다.2. 7-segment decoder의 동작원리를 이해 ... 한다.3. Encoder의 동작원리를 이해한다.4. 표시장치(display devices)의 동작원리를 이해한다.3. 실험과정3-1. Binary decoder 구현74LS04 TTL ... SW 0~3 , SW 20~23 을 그림과 같이 연결하여 입력의 우선순위에 따른 출력의 동작을 알아본다.3-6. FPGA 구현위의 실험 74LS47: 7-segment decoder

리포트 | 16페이지 | 2,000원 | 등록일 2008.12.01

다운로드 장바구니
디지털공학실험 플립플랩 예비보고서

=1일 때 출력이 반전될 뿐이다◐ 회로도로부터 JK 플립플롭이 A와 B의 마스터와 슬레이브로 구성되어 있음을 알 수 있다4.실험순서(1) 디지털 실험기판 위에 7400 NAND ... 예비 보고서날 짜학 과학 번이 름실 험 조실험조원플립 플롭1. 목 적순서논리회로의 기반이 되는 플립플롭(flip-flop)을 RS, D, T, JK, 주종(masterslave ... ) 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고 전반적인 이해를 도모하도록 한다.2. 이 론실험 1, 2, 3 에서는 기본논리게이트와 이를 이용한 조합논리회로에 관해서 살펴보

리포트 | 3페이지 | 1,000원 | 등록일 2009.09.26

다운로드 장바구니
디지털공학실험 예비보고서

실험 9 기초 계수기 설계9.3 실험내용9.3.1주어진 상태도에 따라 움직이는 4 bit 동기 계수기를 7476 J-K 플립플롭을 사용하여 설계하여라. (MSB가 A이다)0000

리포트 | 5페이지 | 1,500원 | 등록일 2007.10.21

다운로드 장바구니
[디지털시스템실험(Verilog)] PICO Processor - Decoder 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Decoder실험목표① PICO Processor의 Decoder를 구현한다.실험결과① Decoder의 시뮬레이션 결과Decoder의 시뮬레이션 결과는 다음과 같다.Wave form ... 5bit control(이 모듈에서는 'alu_op')로 출력하는 방법으로 모듈을 구현하였다.실험시 주어진 ISA(Instruction Set Architecture)파일은 모듈

리포트 | 4페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] 32×32 Binary Multiplier 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목32×32 Binary ... Multiplier실험목표① 32×32 Unsigned Binary Multiplier를 gate level로 구현한다.② Unsigned Binary Multlplier를 확장 ... 하여 Signed Multiplier를 구현한다.실험준비물ModelSim(HDL Simulator)기본지식① Multiplier피승수와 승수의 곱셈 연산을 수행하는 곱셈기이

리포트 | 2페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] 32×32 Binary Multiplier 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목32×32 Binary ... Multiplier실험목표① 32×32 Unsigned Binary Multiplier를 gate level로 구현한다.② Unsigned Binary Multlplier를 확장 ... 하여 Signed Multiplier를 구현한다.실험결과① 32×32 Unsigned Binary Multiplier의 시뮬레이션 결과63×77 = 4851 이다.설계된 unsigned

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] Multiplexer & Logical Unit 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목Multiplexer ... & Logical Unit실험목표① 128 to 4 Multiplexer를 hierarchy하게 설계한다.② Processor의 Logical Unit들을 설계한다.실험결과실험 ① 128 to ... 이 결과 'dout'에 정확히 도출되었음을 확인할 수 있다.실험 ② Logical Unit들의 설계32bits AND, OR, XOR, NOT게이트의 설계는 테스트벤치 파일을 제작

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] Arithmetic Logical Unit(ALU) 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목ALU - Arithmetic ... Logical Unit실험목표① Arithmetic Logical Unit을 구현한다.실험결과① Arithmetic Logical Unit의 시뮬레이션 결과실험 당시 제공된 테스트벤치 ... 파일을 이용한 시뮬레이션 결과는 위와 같다.실험 당일에는 코딩 종료 후 주어진 wlf파일의 wave form과 위의 시뮬레이션 결과를 대조하여 일치 여부를 검사하였고, 일치

리포트 | 6페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
디지털공학실험 2장 논리프로브구성(예비)

에 연결하라. 저항값을 변화시켜 HIGH와 LOW 임계전압을 찾아 보라. 디지털 멀티미터를 사용하여 임계전압을 재고 그 값을 실험보고서에 기록하라.4. 바로 이전의 실험 순서에서 여러분 ... 2논리 프로브 구성실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 7404 인버터를 사용한 간단한 논리 프로브 구성● 제작된 논리 프로브를 이용한 회로 테스트 ... ● 시험회로에서의 가상적 결함에 대한 고장진단● 디지털 멀티미터와 오실로스코프를 사용한 논리레벨 측정 및 유효한 입력 논리레벨 과의 비교사용 부품7404 hex 인버터LED 2개신호

리포트 | 8페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
디지털공학실험 8장 논리회로의 간소화 (예비)

8논리회로의 간소화■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 무효 BCD-코드 감지기에 대한 진리표 작성● Karnaugh 맵을 구현하는 회로의 구성 및 ... 하게 된다. 표현식은 결과적으로 모든 곱항들의 합이 된다. 출력 표현식에 해당되는 회로는 그림 8-2에 보인 것과 같이 바로 그려질 수 있다.이번 실험에서는 지금 설명한 것과 유사 ... 한 Karnaugh 맵핑 방법을 이용하여 무효 BCD-코드 감지기를 설계한다. 이 감지기는 실험 3에 나온 알약 계수 제어 시스템에 기능향상을 제공한다. 레지스터A에는 유효한 BCD

리포트 | 15페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
디지털실험 - 동기 및 비동기 카운터 회로 설계 결과레포트

설계 실험은 비동기 및 동기식 계수기의 구조와 동작원리를 이해하여 16진 동기 계수기, 비동기 계수기를 설계하는 것이었다.회로도 비교적 간단하고, 실험도 어렵지는 않았는데, 이상 ... 하지 만큼 실험이 제대로 되지 않았다. 그리하여 비동기 계수기부터 설계하였는데우선 그에 대한 이론을 살펴보았으므로 원리 자체를 이해 하는데는 무리가 없었다.이를 이해하려면 우선 ... 를 저지른 이유가 아마디지털 공학 시간에 배운 글리치(glitch)가 생겼기 때문일 것이다. 위의 시뮬레이션 결과를 보면 알 수 있듯이 10번째 클럭 펄스를 받는 순간 짧은 순간

리포트 | 6페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니

이전10개 39 40 41 42 434445 46 47 48 다음10개

파워링크

신청하기