"디지털논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리회로 verilog HDL 실험12 멀티플렉서 논리회로 FPGA 텀프로젝트 회로 7400 전전설 fpga 시계 디코더 인코더 7 세그먼트

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로실험" 검색결과 801-820 / 2,439건

논리회로실험 예비보고서1

)라고 불린다. CMOS와 TTL 같은 전자 논리회로에 대 하여 이야기 할 때 0,1이 아닌 LOW, HIGH의 용어를 사용한다.정논리에서는 LOW(L)를 대수적으로 낮은 전압의 신호 ... 와 반대로 부논 리에서는 LOW(L)를 1로, HIGH(H)를 0으로 지정한다.-Boolean equation : 위의 논리게이트에 ()로 명시한 부분이며 논리회로의 형태와 구조 ... }} `=` {bar{A}} ` BULLET` {bar{B`}} `는 논리합을 논리곱으로 표현하는 드 모르간의 제 2법칙이다.2. 실험절차1. 실험 준비물-5V 전압원-발광다이오드

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18

다운로드 장바구니
디지털 실험 1장(스위칭 회로) 결과 보고서

실험 1장 스위칭 회로 결과보고서1. 실험목적AND, OR 논리의 진리표를 결정한다.Switch(릴레이)의 직렬, 병렬 연결로 AND, OR 논리를 구성한다.Switching ... , OR, XOR, XNOR등의 모든 논리 함수를 논리 회로로 구성할 수 있고 스위칭을 통하여 구현할 수 있음을 알 수 있었다. 디지털 논리를 눈으로 더 자세히 알 수 있는 계기 ... 의 개념을 공부한다.2. 실험순서실험에 쓰인 저항(R)은 330Ω 이다. 실험할 때 전압은 5V를 유지하였다.그림 1-1 회로를 구성하고 진리표를 작성

Non-Ai HUMAN
| 리포트 | 9페이지 | 3,000원 | 등록일 2019.12.17

다운로드 장바구니
결과보고서(2) 플립플롭

실험제목 :플립플롭- 결과보고서[결과 및고찰]회로도결과값입력출력SRQBARQ01010001표시기호10101111000/11/0(a)회로 (a) 두 개의 NAND 게이트로 가장 ... 단순한 형태의 RS 플립플롭을 구성한 것이다.S와R은 각각 Set과 Reset을 의미하며, 이 회로에서barS와BARR가 입력으로 사용된 것은 각각의 입력과 NAND 게이트 사이 ... 는 1과 0의 상태의 결과를 얻게 된 것이다. 실험 결과 진리표를 교재를 참고해 정리하면, 오른쪽 표1와 같다.∴S=0,R=1 입력하면Q와BARQ는 앞의 상태와 상관없이 항상 0과 1

Non-Ai HUMAN
| 리포트 | 8페이지 | 3,000원 | 등록일 2020.10.14

다운로드 장바구니
결과보고서(5 복호기부호기)

디코더는 n개의 입력선과 2n개의 출력 신호를 갖는 다중 출력 조합논리 네트워크이다. 각각의 가능한 입력 조건에 대해, 오직 한 개의 출력 신호만의 논리 1로 된다.회로 (a ... 에서 기술했듯이 부호기(인코더)는 복호기(디코더)의 반대 기능을 수행하는 조합논리회로이다. 인코더는 한 입력단에 10진수나 8진수 등의 숫자를 나타내는 활성 입력이 들어오면 이를 2 ... 실험제목 :복호기, 부호기- 결과보고서[결과 및고찰](a) 2-to-4 복호기회 로 도결 과 값입력출력BAD_{ 3}D _{2}D _{1}D _{0}0

Non-Ai HUMAN
| 리포트 | 8페이지 | 3,000원 | 등록일 2020.10.14

다운로드 장바구니
결과보고서(4) Counter 카운터

_{0}의 논리상태를 측정하였다. 실험결과, 위 표의 결과값과 같이 순서대로 오차 없이 나왔다.이 카운터는 회로의 구성이 비동기식 카운터보다 복잡하지만 동기식 카운터보다는 간단 ... 다. 실험 결과, 0000에서 0100까지 카운트 되고 다시 재순환되어 결과가 반복되었다.이번 실험을 통해서 조합논리회로와 순서논리회로에 대한 대표적인 응용회로인 카운터에 관해서 ... 에서 보여주듯이 앞단의 플립플롭의 출력bar { Q}가 뒷단의 플립플롭의 클럭 펄스로 사용되는 비동기식 카운트-다운 카운트 회로를 나타낸다. 실험 후 뒷단의 클럭 펄스로 사용되던 앞단

Non-Ai HUMAN
| 리포트 | 8페이지 | 3,000원 | 등록일 2020.10.14

다운로드 장바구니
인하대 전자회로실험1 GPIO

는 digital pin의 개수인것같다. 1번회로는 사진에서 보다시피 digital pin의 개수가 한 개다. 1번 실험에서는 Breadboard에서 가로선끼리의 모든 구멍이 연결되어있 ... 와 delay함수를 통해 문제를 쉽게 구현할 수 있었다. 그러나, 2번째 실험은 세가지 LED의 동작이 시간에따라 다르기 때문에 digital pin의 개수를 3개사용해야함을 논리 ... 사용될 수 있는 함수의 제약이 있음을 확인한다. 켜짐과 꺼짐이, 디지털논리인 1,0처럼 HIGH와 LOW로 표현됨, 그리고 delay의 기본단위가 ms인것, loop를 사용

Non-Ai HUMAN
| 리포트 | 5페이지 | 3,000원 | 등록일 2020.07.07

다운로드 장바구니
실험 1 프로젝트 - 전화번호 입력

FINAL PROJECT전화번호 입력시스템- 결과보고서1. 프로젝트 내용실험 FINAL PROJECT는 전화번호(자신의 학번 뒤 2자리 ? 12) 입력 시스템이다. 프로젝트 동작 ... 이 회로판의 VCC 역할을 한다. 그리고 스위치는 그림과 같이 생겼는데, 테스트기로 확인해보니 스위치 옮김에 따라 전류가 통하는 길이 좌우 2개씩(가운데 중복) 달랐다. 그래서 전원 ... Flip flop과 OR 게이트를 사용해서 회로를 구성하고, 그 결과가 0 ~ 3까지이므로 7447의 Input A, B에 00, 01, 10, 11이 입력 되도록 앞선 회로와 연결

Non-Ai HUMAN
| 리포트 | 10페이지 | 3,000원 | 등록일 2020.10.14

다운로드 장바구니
결과보고서(3) Shift Register 시프트레지스터

실험제목 :Shift Register- 결과보고서[결과 및고찰]회로도결과값실험 사진CLKQ _{3}Q _{2}Q _{1}Q _{0}000 ... 와 병렬 데이터의 상호 변환에 쓰인다.(d) 링 카운터회로도결과값실험 사진CLKQ _{3}Q _{2}Q _{1}Q _{0}010001000120010301004100050001회 ... 씩 “링을 순회”하듯이 시프트 되었다. 각 상태마다 각각의 출력이 있기 때문에 디코딩 게이트가 필요 없다는 장점을 갖는다. 데이터가 순환되는 것을 확인한 실험이었다.(e)회로도결과값

Non-Ai HUMAN
| 리포트 | 5페이지 | 3,000원 | 등록일 2020.10.14

다운로드 장바구니
디지털 논리회로의 조합 및 응용 예비보고서

3장 . 디지털 논리회로의 조합 및 응용1. 실험 목적▶ X-OR gate에 대한 동작원리 이해▶ X-NOR gate에 대한 동작원리 이해▶ X-OR 및 X-NOR gate ... )? 회로구성도? 가상실험 결과A=0, B=0▶ 3.2.1 Exclusive OR gate circuitA=1, B=0A=0, B=1A=1, B=1▶ 3.2.2 NAND gate ... 는 방법과 이 회로를 이용하여 다른 응용회로를 만드는 실험이다. 자료에 있는 이론과 시뮬레이션 결과는 모두 같았으며, 몇 개의 실험은 하나씩 모두 만들기 힘들어 펄스파형을 사용하여 한번에 모든신호를 나타내었다.

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

. 실험 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인을 하기에 앞서 Schematic 설계를 수행한다. ISE의 여러 logic gate 및 도구들을 사용해 최종 ... 다. 일반적으로 Xilinx ISE를 이용해 FPGA를 설계하는 과정은 다음과 같다.2) 본 실험에서 사용되는 논리회로(1) AND gateAND 게이트- 논리곱을 구현하는 기본 ... 때 [Cout, Sum] = 100005. 예상 결과-본 실험은 Xilinx ISE프로그램을 이용하여 논리회로를 구현하는 실험이다. 따라서 결과는 복잡한 실험계산이 아닌 비교

Non-Ai HUMAN
| 리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

다운로드 장바구니
아날로그 및 디지털회로설계실습 실습8(래치와 플립플롭)결과보고서

결과보고서(설계실습 8. 래치와 플립플롭)아날로그 및 디지털 회로 설계실습설계실습 8. 래치와 플립플롭요약 : 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대해 ... -Latch 의 입력을 바꾸어가며 실제 논리표와 일치하게 동작하는지를 확인한다. 이를 통해 래치와 플립플롭의 원리에 대하여 이해할 수 있다.2. 실험결과8-4-1 RS-Latch (NAND ... 할 수 있었다.전반적인 실험의 결과는 매우 만족스러웠다. 설계한 RS-Latch 회로가 잘 동작하였으며, 래치와 플립플롭의 기능에 대해서 알아볼 수 있었다.

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니
3장. 디지털 논리회로의 조합 및 응용 . 결과레포트

3장. 디지털 논리회로의 조합 및 응용1. 실험 목적▶ X-OR gate에 대한 동작원리 이해▶ X-NOR gate에 대한 동작원리 이해▶ X-OR 및 X-NOR gate에 대한 ... ? 실험용 기기의 리스트- 파워서플라이- 디지털멀티미터- 오실로스코프? 디지털소자의 리스트- IC칩 : 74LS08, 74LS00, 74LS86, 74LS32, 74LS02, 74 ... LS044. 실험? 회로구성도회로 종류회로 사진Exclusive OR gateNAND gate로 구성한 Exclusive OR gate circuitExclusive NOR

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2013.10.16

다운로드 장바구니
논리 대수와 드모르간 정리, 간소화 결과보고서 A+

Experiment-Report(4장 논리 대수와 드모르간 정리, 간소화)1. 실험목적실험적으로 Boolean 대수의 여러 법칙을 증명한다.규칙 10과 11을 증명할 회로를 구성 ... 로만 들었던 함수 발생기, 오실로스코프를 직접 다뤄보면서 익숙해졌고, 디지털 공학 수업과 논리회로설계 시간에 배운 Timing-Diagram에 대해 직접 구현해보아서 의미가 있 ... 한다.실험적으로 4입력 변수를 갖는 회로의 진리표를 결정하고, 수학적으로 등가인지를 증명하기 위해 드모르간 정리를 이용한다.2. 자료 및 관찰1.A + 0 = A의 회로구성

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.12

다운로드 장바구니
기본 IC칩을 이용한 회로구성

하는 과정3. 실험 기구● 논리회로 실험장치 (브레드보드)IC칩과 도선을 연결해 회로를 구성하고 최대5V 까지 전압을 줄 수 있는 기구● 디지털 멀티 미터전압과 저항 그리고 전류를 측정 ... NOT Gate의 출력 전압측정③ AND, OR Gate의 3입력 회로 구성2. 실험 목적논리 실험장치의 사용법과 각 게이트를 이용해 회로를 구성하는 방법NOT Gate를 이용 ... 출력 LED 1 켜짐출력 LED 1 켜짐출력 LED 1 켜짐6. 고찰이번 실험은 기본 논리게이트 (NOT, AND, OR)를 논리실험장치에서 회로를 구현하고 그에 따른 실험은 하

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

다운로드 장바구니
4주차 결과 - 논리 게이트 및 부울 함수의 구현

기초회로실험1제출:2015.03.304주차실험제목 : 논리 게이트 및 부울 함수의 구현실험(1) SN7408로 회로를 결선하고, 1)B=0, 2)B=1, 3)B=open 상태 ... *************1111110ANDORXOR(2) 정 논리(Positive Logic)와 부 논리(Negative Logic)에 대해 기술하라.⇒ 정 논리는 디지털 회로에서 표현되는 0과 1 ... 의 논리함수 개념과 Gate의 구조 및 기능에 대해 알아보고 측정하는 실험과 부울 함수를 이용한 논리회로의 표현방식을 익히고 구현해보는 실험을 하였습니다.각 Gate 마다 쓰여 있

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2020.10.01

다운로드 장바구니
울산대학교 전자실험예비22 디지털 회로의 동작

실험22 디지털 회로의 동작과 Schmitt Trigger학번 : 이름 :1. 실험목적TTL과 CMOS NAND 게이트의 차이에 대해 알아보고 게이트의 지연시간을 측정해본다.2 ... . 이론디지털회로는 입력 신호에 대한 출력값의 논리적 판단을 할 수 있는 회로로 구성되어있다. 또한 논리 계산이나 신호 제어를 위한 예측된 정보는 다양한 디지털의 조합을 통하여 진수 ... }=V_IL -V_OH 이다.그림1TTL이란 트랜지스터 두 개를 조합한 논리회로를 말한다. 이번실험에서는 7400의 NAND gate ,7404 NOT gate , 7408 2

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2019.10.18

다운로드 장바구니
2장 . 디지털 논리회로 개론 . 결과보고서

2장 . 디지털 논리회로 개론1. 실험 목적▶ 각종 기본 논리게이트의 특성 이해2. 관련 이론● AND gate- 표현방법 : dot product (.) 혹은 아무런 표시 없이 ... ? 회로구성도회로 종류회로 사진AND gateOR gateNOT gateNAND gateNOR gate? 실험결과- AND gateinput오실로스코프디지털 멀티미터ABLowLow ... . 기기 및 디지털소자 리스트? 실험용 기기의 리스트- 파워서플라이- 디지털멀티미터- 오실로스코프? 디지털소자의 리스트- 다이오드- 저항 : 4.7k, 1k- NPN트랜지스터4. 실험

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2013.10.16 | 수정일 2013.10.19

다운로드 장바구니
디지털 시스템 설계 및 실습 패리티검사기 설계 verilog

1. 실습목적패리티 비트는 데이터 전송 도중 오류가 발생했는지 검사하는 데 사용된다. 수신측에서는 송신 측에서 전송한 데이터에 대해 데이터에 포함된 ‘1’의 개수를 카운트하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용되는 패리티 비트에 ..

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2020.11.02

다운로드 장바구니
판매자 표지

디지털공학-8. 논리회로간소화

광운대학교 레포트 표지디지털공학-8. 논리회로간소화1. 실험 제목: Chapter 8. 논리회로의 간소화2. 실험 목적(1) 무효 BCD-코드 감지기에 대한 진리표 작성(2 ... ) Karnaugh 맵을 이용한 표현식의 간소화(3) 간소화된 표현식을 구현하는 회로의 구성 및 시험(4) 회로 내 결함에 의한 영향 예측3. 실험 장비 및 부품DC Power ... 의 전동차나 전기 기관차는 저항값의 변경으로 전동기를 제어했다. [6]7400 NAND 게이트디지털 회로 분야에서 NAND 게이트(negative-AND)는 모든 입력이 참일 때

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2020.05.07

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

, Mux/Demux인 조합회로를 Verilog HDL 언어를 사용하여 설계 및 실험하고자 한다.2. 배경 이론조합논리 회로조합논리 회로는 입력에 의해 출력이 결정되는 회로 ... 로, 논리 게이트(AND, OR, NOT)로만 구성되면 플립플롭과 같은 기억소자는 포함되지 않는 회로를 뜻한다. 오늘 실험할 Encoder/Decoder, Mux/Demux 또한 조합논리 ... 더의 진리표와 논리회로이다.4:2 Encoder의 Karnaugh Map을 이용한 최적화하면 다음과 같다.Y=D2+D3 X=D2+D3D1D301001110D1D301001110

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니

이전10개 36 37 38 39 404142 43 44 45 다음10개

파워링크

신청하기