"logic"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

로직선도프로그램 전전설2 ALU verilog 디지털집적회로 plc 논리회로설계실험 vhdl 기초디지털실험

판매자 표지는 다운로드시 포함되지 않습니다.

"logic" 검색결과 781-800 / 10,807건

대기업 실무형 회사 보고서 양식_Logic Tree B

영역 별 주요 활동과 개선 효과 Head Message 영역 주요 활동 내용 개선 효과 Comment 1 comment comment 00 건 세부 과제 기준 수립 1 2 3 Comment 2 00 건 Comment 3 00 건 Comment 4 00 건 Comment..

ppt테마 | 1페이지 | 1,500원 | 등록일 2020.01.02 | 수정일 2020.05.27

다운로드 장바구니
Sequential Logic DesignⅡFSM and Clocked Counter

Pre-Lab Report- Title: Lab#07 Sequential_Logic_Design_Ⅱ@ FSM and Clocked_Counter-담당 교수담당 조교실 험 일학 번

리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
실험10 Digital logic(예비)

예비보고서Digital Logic실험일 :제출일 :학 번 :이 름 :- 실험목적트랜지스터의 이용하여 inverter 및 nor gate를 구성한다.입력전압에 따른 inverter ... logic을 그림의 회로와 같이 연결 한 후 V1=0 V2=0, V1=5 V2=0,V1=0 V2=5, V1=5 V2=5를 인가한 후 출력 전압을 측정한다.- PSpice

리포트 | 4페이지 | 1,000원 | 등록일 2014.12.11

다운로드 장바구니
실험10 Digital logic(결과)

결과보고서Digital Logic실험일 :제출일 :학 번 :이 름 :- 실험에 쓰인 회로[NOR gate][NAND gate]- 실험 결과1)NOR gateV _{CC} [V]V ... } [V]5005H055H505H550.2L[NOR Gate][NAND Gate]- 실험결론 및 토의이번 실험은 Digital Logic의 회로 중에 NOR Gate와 NAND

리포트 | 3페이지 | 1,000원 | 등록일 2014.12.11

다운로드 장바구니
Logic of Traditional Korean Settlements Nakan, Hahoe and Yangdong villages

한국주거학회 Chang. Dongkuk, Park. Kangchul

논문 | 15페이지 | 4,400원 | 등록일 2015.03.24

다운로드 장바구니
golf logics

.2. Why even offer the Complete System?As Kuta and Lambrecht thought about their problems, they realized that a kind of system could do much more, cou..

리포트 | 1페이지 | 1,500원 | 등록일 2009.11.08

다운로드 장바구니
전자공학 실험 Logic OR NOR 결과 보고서

실험 2 Logic and time table실험1.ABA . B1111010110001.2 or logic과 같다실험1에 10-1번 사고 실험에서 나온 질문을 직접 회로 ... 실험은 NAND로 꾸민 logic과 XOR TTL gate에 실험값이 같은지를 확인하는 것이다NAND만으로도 꾸밀수 있지만 AND OR INVERTER로도 꾸밀수 있다.(그림 2 ... )이다이렇게 복잡하게 나온 logic 진리표도 드 모르간의 법칙에 의해 간단히 계산할 수 있고 그 이점으로 회로도를 보다 간편히 꾸밀수 있게 된다3. 오픈 컬렉터 게이트ABC

리포트 | 5페이지 | 1,000원 | 등록일 2018.06.07

다운로드 장바구니
Combination Logic Circuit Design

Final ReportCombination Logic Circuit Design학과학년학번분반실험조성명전기전자공학과22007142082thu1-5홍성현전기전자공학과 ... the Logic gates, we should use a 32×1 multiplexer because the 32×1 mux can permit from a to e into

리포트 | 6페이지 | 1,500원 | 등록일 2012.11.27

다운로드 장바구니
Basic Logic Circuit Design

Pre - ReportBasic Logic Circuit DesignDepartmentYearStudent IDClassTeamName전기전자공학과22007142123thu1-5 ... 홍범주전기전자공학과22007142082thu1-5홍성현[OR Gate]①Explain how to design logic gates with transistors.[AND Gate ... (Transistor Transistor Logic),ECL(Emitter Coupled Logic),MOS(Metal Oxide Semiconductor),CMOS(Complementary

리포트 | 5페이지 | 1,500원 | 등록일 2012.11.27

다운로드 장바구니
Combination Logic Circuit Design

Pre - ReportCombination Logic Circuit DesignDepartmentYearStudent IDClassTeamName전기전자공학과22007142123 ... values.- 2×1 multiplexerRight figure is 2x1 multiplexer. The 2x1 multiplexer is data selective logic ... -input, multiple-output logic circuit that converts coded inputs into coded outputs, where the input

리포트 | 5페이지 | 1,500원 | 등록일 2012.11.27

다운로드 장바구니
08.Digital logic 결과

Digital logic 결과결과값V1(V)V2(V)VO(V)005050500550실험 분석 및 고찰실험 결과 V1에 0V인가 했을 때 트랜지스터 Cut off로 출력전압 5V

리포트 | 4페이지 | 1,000원 | 등록일 2012.11.05

다운로드 장바구니
08.Digital logic 예비

Digital logic 예비실험목적① 트랜지스터를 이용하여 Inverter 및 NOR gate를 구성한다.② 입력전압에 따른 Inverter 및 NOR gate 출력 전압 ... 한다.② V1=0V를 인가하여 출력 전압을 측정한다.③ V1=5V를 인가하여 출력 전압을 측정한다.NOR gate① 그림2와 같이 NOR gate logic 회로를 연결한다.② V1=V

리포트 | 5페이지 | 1,000원 | 등록일 2012.11.05

다운로드 장바구니
완전한 ALU logic을 gate로 설계하라

표 4.8 (그림4-13)의 완전한 ALU logic을 gate로 설계하라. (Quartus로 그리기)산술 논리 시프트 장치(ALU logic)를 Gate로 그린 설계도Logic

리포트 | 1페이지 | 1,000원 | 등록일 2015.01.27

다운로드 장바구니
[대충] 결과 MOSFET Digital logic gate

전자회로실험2(결과보고서)실험 : MOSFET Digital Logic Gate1. 결과보고 사항Vdd = 5V 일 때Va[V]Vb[V]Vout(1KΩ)Vout(10KΩ)Vout ... .60mV0.23mV5026.33mV2.59mV0.23mV5526.31mV2.59mV0.23mV5V0VVAVBVout이번 실험은 MOSFET을 이용한 Digital Logic

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
[대충] 예비 MOSFET Digital Logic Gate

전자회로실험2(예비보고서)실험 : MOSFET Digital Logic Gate1. 실험 목적디지털 로직 게이트를 기초로 하여 MOSFET의 동작을 이해한다.2. 실험 이론이번 ... 값 보다는 PSPICE 값에 가까울 것이라 생각합니다. 이 무시 할 수 없는 기생저항 성분으로 인하여 이론값과의 차이가 발생하였지만, 이번 실험 목표인 Digital Logic Gate로써의 High, Low 구분 역할 수행에는 크게 문제되지 않을 것이라 생각합니다.

리포트 | 6페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
간선도로에서의 Fuzzy Logic을 적용한 교통대응 신호제어에 대한 고찰 (A Development of Traffic Responsive Controller for Arterial Traffic Systems Using Fuzzy Logic)

대한교통학회 진선미, 최재원, 김성호

논문 | 6페이지 | 3,000원 | 등록일 2015.03.25 | 수정일 2017.02.01

다운로드 장바구니
Lab#07 Sequential Logic Design2

Pre-Lab ReportLab#07 Sequential Logic Design2@ FSM and Clocked_Counter담당 교수강 상 혁담당 조교박 재 민실 험 일실 험 ... . Referrence101. Introduction가. Purpose of this labSequential Logic Circuit의 작동원리를 이해하고 Verilog HDL을 통하 ... 여 Sequential Logic Circuit을 설계한다. 특히 FSM과 Clocked_Counter에 집중해서 살펴보도록 한다.나. Essential Backgrounds1

리포트 | 23페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
Lab#04 Combinational Logic Design 1

Post-Lab ReportLab#04 Combinational Logic Design 1@ Arithmetic Logic and Comparator담당 교수강 상 혁담당 조교실 ... . Introduction가. Purpose of this labVerilog HDL을 통하여 Combinational Logic Circuit을 설계한다.나. Essential Backgrounds ... -Xilinx ISE.-ISim (simulator)-XST (Synthesis tool)나. Methods1) Half Adder Logic design가) 프로젝트를 생성한다.(Top

리포트 | 24페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
Lab#05 Combinational Logic Design 2

Post-Lab ReportLab#05 Combinational Logic Design 2@ Decoder, Encoder and Mux담당 교수강 상 혁담당 조교실 험 일실 험 ... . Referrence261. Introduction가. Purpose of this labVerilog HDL을 통하여 Combinational Logic Circuit을 설계한다.나 ... (Synthesis tool)나. Methods1) 3:8 Decoder Logic design가) 프로젝트를 생성한다.(Top level Source : HDL)나) Verilog

리포트 | 26페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
Literature, the Logic of Suffering and the Love of God: The Poet Speaks the Unspeakable

한국문학과종교학회 David Jasper

논문 | 25페이지 | 6,300원 | 등록일 2016.04.02 | 수정일 2023.04.05

다운로드 장바구니

이전10개 35 36 37 38 394041 42 43 44 다음10개

파워링크

신청하기