• 통합검색(185)
  • 리포트(180)
  • 자기소개서(4)
  • 시험자료(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

verilog 16 bit alu verilog 16bit adder 16bit CLA mips verilog 4bitfulladder 디지털시스템실험

"verilog 16bit" 검색결과 61-80 / 185건

판매자 표지는 다운로드시 포함되지 않습니다.
  • 자료 표지
    [Flowrian] 16가지 연산을 수행하는 ALU 회로의 Verilog 설계 및 시뮬레이션 검증
    1. 16가지 연산을 수행하는 ALU 회로의 Verilog 설계 및 검증 동작사양ALU (Arithmetic Logic Unit) 는 2개의 이진수를 입력 받아 덧셈, 뺄셈과 같 ... ] 의 5개 비트 중에서 MSB (Most Significant Bit) sel[4] 은 멀티플렉서의 선택 단자에 연결되어 단자 b 와 c에 입력되는 데이터 중에 하나를 선택한다. ... 데이터는 4 비트인 a, b, c 단자 3개에 입력되는데 단자 a 의 데이터는 항상 연산에 사용되지만 단자 b 와 c 의 데이터는 둘 중 하나가 선택되어 사용된다.단자 sel[4:0
    리포트 | 8페이지 | 1,000원 | 등록일 2012.08.18
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습2 [결과레포트]
    와실험방법) ‥‥‥9-11가. 실험을통해구하고자하는데이터와이를획득하기위한실험순서‥‥9-113. Results of this Lab (실험결과)‥‥‥‥‥‥‥‥‥‥‥12-16 ... )가. Purpose of this LabXilinx 프로그램을 이용하여 Verilog HDL을 실습한다.구현하려는 회로의 Verilog code를 직접 작성하여 시뮬레이션 및 ... 디바이스 연결 후 출력 값이 이론적인 결과와 일치하는지 확인한다.Xilinx 프로그램에서 Verilog code를 통한 회로구현을 학습한다.나. Essential Backgrounds
    리포트 | 22페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습8 [예비레포트]
    을 보내게 됩니다. 또한, 4비트로 인터페이스 할 경우에는 DB4~DB7 을 사용하며, 상위 4 bit를 먼저 전송하고 다음에 하위 4 bit를 전송해야 한다.CGRAM ... Text LCD에 학번(2013440043)과 이름(Moon Beom Woo)을 출력하는 Verilog code의 PIN설정 code는 아래 그림16과 같다.그림 SEQ 그림 ... \* ARABIC 16 Text LCD에 학번과 이름을 출력하는 Verilog code의 PIN설정 codeText LCD에 학번(2013440043)과 이름(Moon Beom Woo
    리포트 | 18페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    [VerilogHDL] CLA(Carry Look ahead Adder)를 이용한 16bit 고속 가산기 설계
    11 1111 000116비트를 넘어서는 OverFlow가 발생하여 Carry_out값은 1이 된다$stop;endendmodule■ 상위레벨과 하위레벨의 16bit Carry ... 디지털설계CLA(Carry Look ahead Adder)를 이용한 16bit 고속 가산기 설계■ RCA(Ripple Carry Adder)? 여러 bit를 가지는 두 수를 더 ... Look ahead Adder■ 16bit Carry Look ahead adder 설계? 기존 4bit CLA를 4개 조합하는 형태로 설계한다.? 각각의 4bit adder
    리포트 | 6페이지 | 2,500원 | 등록일 2013.05.25
    다운로드 장바구니
  • 자료 표지
    디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier
    Process⑴ Truth table too big-2-bit adder’s truth table shown :2 ^{(2+2)} `=`16 rows-8-bit adder :2 ... ^{(8+8)} `=`65,536 rows-16-bit adder :2 ^{(16+16)} `=`~4 billion rows-32-bit adder : ...⑵ Big truth ... 을 인가받는다. msb가 1이게 되면 signed bit이기 때문에 msb를 제외한 나머지 bit에 two’s complement를 적용시킨 후 더해주어야 한다. sw[16]이 1인
    리포트 | 19페이지 | 1,000원 | 등록일 2019.08.29
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [결과레포트]
    한 4bit shift Register Verilog code를 HBE_COMBO를 통해 구동을 확인 한다.1. Introduction (실험에대한소개)가. Purpose of ... 그림 \* ARABIC 14 4비트 SIPO 회로그림 SEQ 그림 \* ARABIC 15 4비트 SIPO 진리표4-bit Shift Register그림 SEQ 그림 ... \* ARABIC 16 Example of Waveforms그림 SEQ 그림 \* ARABIC 17 Diagram4-bit Shift Register included enable그림 SEQ
    리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습8 [결과레포트]
    게 됩니다. 또한, 4비트로 인터페이스 할 경우에는 DB4~DB7 을 사용하며, 상위 4 bit를 먼저 전송하고 다음에 하위 4 bit를 전송해야 한다.CGRAM address ... Text_LCD_Up&Down Counter Verilog code _ 10그림 SEQ 그림 \* ARABIC 16 Text_LCD_Up&Down Counter Verilog code ... ) 또는 왼쪽(R/L=0)으로 시프트 한다.Function set : 인터페이스에서 데이터의 길이를 8비트(DL=1) 또는 4비트(DL=0)로 설정하고, 화면 표시 행수를 2행(N
    리포트 | 22페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    [기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 예비보고서
    1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 ... . 실험제목Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment ... display에 대한 이론 및 회로② Seven-segment display의 심볼 및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.③ Seven-segment
    리포트 | 6페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 [8주차 예비] 레포트
    의 동작을 익히고 Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 디지털 장치 제어를 하고 실제 실험에서 코딩한 코드를 키박스에 넣어서 원하는 세그먼트 ... 데이터에 Low 값을 전달하여 LED에 불이 들어오록 설정을 한다.7-Segment Decoder7-Segment기본 적으로 옆에 사진과 같이 0~F의 16진수를 표시하기에 적합 ... File 실행 IMPACT 실행 -> 동작 확인2. Results of this Lab (실험 결과)첫번째 실험. 지난 실험 마지막 과제였던 4-bit counter의 출력 값
    리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습4 [결과레포트]
    3 _ 8bit (3초과 부호) 코드를 Verilog cod로 설계하여 HBE_COMBO기기를 통해 결과를 확인한다.Introduction (실험에대한소개)가. Purpose of ... ode를 Verilog code로 설계하여 HBE_COMBO기기로 동작을 확인먼저 4bit_ BCD to Exess3 code를 설계하였다. Code는 아래 그림4와 같다.그림 ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥155. Conclusion (결론)‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥16가. Summarize experiment contents & purpose of this Lab
    리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    UART TX verilog 코드
    형식 UART TX형식 지원 (기타 형식이 필요하신 경우 메일로 문의)16 byte FIFO 지원Even/Odd parity bit 지원1200,2400,4800,19200 ... UART TX에 대한 verilog 코드, testbench 코드 및 사용 설명서입니다. Mealy state machine을 이용해 설계한 UART TX에 대한 코드입니다 ... 실장을 목적으로 작성된 코드)모듈 사용 전 동봉된 word파일 (설명서)를 참고하시기 바랍니다.-UART TX specification8 bits Data , 1 stop bits
    리포트 | 1,000원 | 등록일 2017.05.28
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [결과레포트]
    Ripple Carry Subtractor와 1bit Comparator를 Verilog code로 회로를 설계하고 이를 iMPACT를 이용하여 이론값과 출력값이 일치하는 지 ... Backgr4비트 가산기 : 앞의 전가산기가 1비트의 값을 더한 가산기라면, 멀티 비트 가산기(Multi-Bit Adder)인 4비트 가산기를 설계하여 보자.그림 SEQ 그림 ... Simulation 결과iMPACT 장비와 연결하기 위한 PIN설정 code는 아래 그림 16과 같다.그림 SEQ 그림 \* ARABIC 16 4bits Ripple Carry
    리포트 | 31페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    A+ 디지털 시스템 실험 Random Access Memory (RAM) <9주차 결과보고서>
    *************1100110111011111111111[그림 4] 16x4 RAM FPGA 결과[그림 5] 16x4 RAM FPGA 결과토의Verilog로 RAM을 구현 ... Random Access Memory (RAM)실험목표① 16X4 RAM(Random Access Memory)를 설계한다.② 자율적으로 메모리를 활용한 새로운 모듈을 설계한다.실험결과1 ... . 16x4 RAM 메모리를 설계한다.[그림 1] 16x4 RAM 블록 다이어그램 (입력 : CLK,WR,RD,D_in,A | 출력 : Q)[그림 2] 16x4 RAM 시뮬레이션
    리포트 | 4페이지 | 1,500원 | 등록일 2017.07.05
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습4 [예비레포트]
    위에서 설계한 2:1 MUX를 이용하여 Gate Primitive Modeling으로 설계한 2bit 2:1 MUX의 Verilog code는 아래 그림 8과 같다.그림 SEQ ... 결정됨논리 게이트로만 구성되며, 플립플롭 같은 기억소자는 포함되지 않음.조합 논리 회로 설계 : 디코더해독기임의의 입력 번호에 대응하는 출력만을 활성화 시킴.N비트 2진 입력 신호 ... \* ARABIC 2 2입력 멀티플렉서 진리표SOutput0Z = I01Z= I1응용 과제 : 2비트 2:1 MUX입력 값 A, B가 2비트의 값을 갖도록 설정한다.회로는 아래 그림
    리포트 | 15페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Pre
    를 표현해 줄 수 있는 최소한의 장치로, 7개의 Parts로 구성되어 있어 7-Segment라고 불린다.16진수를 표현하기 적합하며, 8개의 LED 조합으로 문자를 표시하기 때문 ... [실험 1] Static 7-Segment ControllerAdd SourceSource Code4비트의 Input BCD가 나타낼 수 있는 0000~1001의 경우에 따라, a ... Simulation Result를 확인하면, 4비트 BCD의 값에 따라 할당된 7비트의 a~g의 값이 output으로 나오는 것을 확인할 수 있다.[실험 2] Dynamic 7-Segment
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    Verilog HDL
    표현 (number representation)정수형(integer) ; 10진수, 16진수, 8진수, 2진수형식 :*[size_constant]: 값의 비트 크기를 나타내 ... 을 가질 수 있음*범위가 지정되지 않은 경우, 상수 값에 적합한 크기의 비트 폭을 default로 가짐Verilog HDL의 연산자실수형 수식에 사용될 수 있는 연산자연산자 우선 ... Post-Lab Report- Title: Lab#03_Verilog HDL -담당 교수담당 조교실 험 일학 번이 름목 차< 초록 (Abstract) >1
    리포트 | 77페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08
    다운로드 장바구니
  • 자료 표지
    Lab#07 Sequential Logic Design2
    후 장비에서의 동작을 확인한다.3) 4bit Counter가) 프로젝트를 생성한다.(Top level Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가 ... & Methods4가. Materials4나. Methods4다. Precaution53. Supposed Data6가. Prelab16나. Prelab27다. Prelab384 ... . Referrence101. Introduction가. Purpose of this labSequential Logic Circuit의 작동원리를 이해하고 Verilog HDL을 통하
    리포트 | 23페이지 | 1,500원 | 등록일 2016.09.11
    다운로드 장바구니
  • 자료 표지
    16Bit Carry Look Ahead Adder
    16Bit Carry Look Ahead AdderCarry generation function과 Carry propagation function을 정의한 소스 그림Carry ... Look Ahead 소스 그림16Bit Carry Look Ahead 소스 그림Test Bench 소스 그림16Bit Carry Look Ahead Adder 설계를 위한 소스 ... 를 모델심으로 설계하였다.그리고 Test Bench 파일에 임의로 16Bit 숫자의 A,B 각 3개씩 정해주었다.*************0011 1111000011110000
    리포트 | 3페이지 | 1,500원 | 등록일 2015.12.07 | 수정일 2015.12.10
    다운로드 장바구니
  • 자료 표지
    Lab#08 Application Design1
    . Result of the lab16가. Inlab1. PianoDesign16나. Inlab2. Counter with FND18다. Inlab3. Counter with Piezo205 ... (Synthesis tool)나. Methods1) Static 7-Segment Design가) 프로젝트를 생성한다.(Top level Source : HDL)나) Verilog 소스 ... level Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스 작성 후 시뮬
    리포트 | 30페이지 | 1,500원 | 등록일 2016.09.11
    다운로드 장바구니
  • 자료 표지
    디지털 시스템 실험 RAM(Random Access Memory) 예비보고서
    )이라 한다. Verilog로 작성되는 RAM은 Flip-flop으로 구성하므로 SRAM이라고 할 수 있다. SRAM 기억장치의 기본 단위는 하나의 비트(bit)를 기억하는 회로 ... 에는 주소가 있다. 실제적으로 RAM을 구현하기 위해서는 각 주소에 접근하기 위한 logic이 필요하다. 위의 경우에는 16*1 RAM으로 16개의 주소에 각각 1bit의 Data ... 의 2-to-4 Decoder를 이용하여 16*1 RAM을 구현한 것이다. Row Decoder는 주소 값에서 높은 2bit의 주소를 선택하며, Column Decoder는 낮은 2
    리포트 | 5페이지 | 1,000원 | 등록일 2016.04.08
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 05월 30일 금요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
7:24 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기