"verilog 16bit"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 16 bit alu verilog 16bit adder 16bit CLA mips verilog 4bitfulladder 디지털시스템실험

"verilog 16bit" 검색결과 81-100 / 185건

판매자 표지는 다운로드시 포함되지 않습니다.

고려대 디지털시스템실험 (9주차 RAM)

: 2014170951실험제목① RAM(Random Access Memory)실험목표① 16×4RAM(Random Access Memory)를 설계한다.② 자율적으로 메모리를 활용한 새로운 모듈 ... Rom, Programmable Rom, Flash 등이 있다.PLD(Programmable Logic Device)는 장치의 Hardware 안에 같이 구성되는 bit들을 구체 ... 레지스터 주소에 저장된 값을 'out_data'로 출력하는 기능이다.Verilog 문법1) If-else 구문조건문은 기술된 조건에 따라 다른 문장을 실행할 때 사용합니다. 기본적인

리포트 | 8페이지 | 1,000원 | 등록일 2018.10.14

다운로드 장바구니
HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴

, 0111, 1110, 0101의 결과가 LED판에 나타남을 확인할 수 있었다.F(16) -F(16) -Cin(본인의 경우엔 Z) : 이는 16진수인 숫자들을 4bit ... 프로그래밍 방법을 숙지할 수 있었으며 기본적인 AND gate는 물론이고 Full Adder를 1bit와 4bit까지 프로그래밍해 보면서 gate와 Adder의 원리도 익힐 수 있 ... disappearsEnter text description - VHDL (.vhd), Verilog (.v)Verilog & VHDLVHDL- VHSIC Hardware

리포트 | 23페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
Verilog HDL

(number representation)정수형(integer) ; 10진수, 16진수, 8진수, 2진수형식 :*[size_constant]: 값의 비트 크기를 나타내는 상수0 ... 을 default로 가짐Verilog HDL의 연산자실수형 수식에 사용될 수 있는 연산자연산자 우선 순위산술 연산자피연산자의 비트에 x (unknown)나 z (high-impedance ... Pre-Lab Report- Title: Lab#03_Verilog HDL -담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개

리포트 | 57페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
A+ 디지털 시스템 실험 7-segment <5주차 결과보고서>

egment 출력 비트를 가지게 된다. 여기서는 10의 자리까지 나타내었다. 이를 바탕으로 구현한 Verilog 코드는 다음과 같다.module Line_Decoder (input ... egment실험목표① 4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 디코더를 이용해 설계② BCD 입력을 7-segment로 출력하는 디지털 회로 설계 ... 와 연결하여 계산결과를 표현하는 7-segment 계산기 구현실험결과1. 4bit Binary-to-BCD Convertor 구현[표 1] Line Decoder[그림 1] Line

리포트 | 15페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Post

. 10. 17학번이름Professor조교Expected Results2-bit 2 * 1 Mux 설계2-bit 2 * 1 Mux Simulation Resultbus switch ... 의 상태와 동일할 것임을 예측할 수 있다.4-bit 4 * 1 Mux설계4-bit 4 * 1 Mux Simulation ResultInput S가 00일 경우, A의 최하위 bit ... 를 Output으로 출력한다.Input S가 01일 경우 A의 하위 2번째 bit를 Output으로 출력한다.Input S가 10일 경우 A의 하위 3번째 bit를 Output

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
arithmetic circuit design(결과)

onsists of 4-bit inputs. So to implement 16-bit ALU, we connect 4-bit ALU in parallel for making 16-bit ... input and 16-bit output. And the control signals are transmitted simultaneously to perform same ... 실험 결과 보고서1. Experiment Result(1) 4-bit Adder / Subtracter① Add / Sub- Result tableINPUTOUTPUTABSELS

리포트 | 10페이지 | 1,000원 | 등록일 2011.07.09

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [예비레포트]

SIPO 회로그림 SEQ 그림 \* ARABIC 15 4비트 SIPO 진리표4-bit Shift Register그림 SEQ 그림 \* ARABIC 16 Example of ... Modeling으로 설계한 4bit Shift Register 의 Verilog code는 아래 그림 24과 같다.그림 SEQ 그림 \* ARABIC 24 4bit Shift Register ... 출력 레지스터SIPO(Serial Input Parallel Output) Register직렬 데이터의 입력을 받아 병렬의 데이터를 출력하는 기능을 함N 비트의 직렬 입력/병렬

리포트 | 16페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [예비레포트]

비트 가산기(Multi-Bit Adder)인 4비트 가산기를 설계하여 보자.그림 SEQ 그림 \* ARABIC 6 4비트 가산기4비트 가산기 설계1. 프로젝트를 생성한다.2 ... : LED1출력 D : LED 3,4,5,6Behavioral Modeling으로 1-bit Full Adder를 설계하였다. Verilog code는 아래 그림21과 같다.그림 SEQ ... Lab연산회로를 이해하고 학습한다연산회로를 직접 설계하며 구동을 확인한다.반가산기, 전가산기, 4비트 가산기를 설계한다..학습한 내용을 응용하여 감산기를 설계한다.나

리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차예비

하는 것을 말한다. 모듈 인스턴스에는 순서와 이름에 의한 매핑이 존재한다.바. Verilog HDL 어휘 규칙Integer는 10진수, 16진수, 8진수, 2진수를 사용한다. 형식 ... PreliminaryReport주 제: Lab#03 Verilog HDL지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 10월 6일학 번 ... : 2012440이 름 :Ⅰ. 서론 (Introduction)1. 실험의 목적(Purpose of this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 전가산기

리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차결과

들로 이 매핑이 존재한다.바. Verilog HDL 어휘 규칙Integer는 10진수, 16진수, 8진수, 2진수를 사용한다. 형식은 다음과 같다[Size_constant] : 값 ... 의 비트 크기를 나타내는 상수(n 비트) : n진수를 의미 : n진수로 표현된 값저장되는 값은 n비트 2진수로 저장된다.사. Verilog HDL의 연산자Ⅱ. 방법 (Materials ... PostReport주 제: Lab#03 Verilog HDL지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 10월 6일학 번 : 2012440이 름

리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① 1-bit Full Adder와 Half Adder의 심볼 ... 및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.② 4-bit Adder를 Verilog HDL을 이용하여 설계하고, FPGA를 통하여 검증하는 방법 ... 1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA

리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

다운로드 장바구니
[VerilogHDL] CLA를 이용한 16bit 산술논리장치(ALU) 설계

디지털설계고속가산기(CLA)를 활용한16bit 산술논리장치(ALU) 설계목 차설계개요개념설계회로구현결과검토■ 설계개요고속가산기를 활용하여 8가지 연산(덧셈, 뺄셈, +1증가, ... 3술논리장치는 4bit 산술논리장치를 4개를 연결하여 설계한다.([그림 3])■ 회로구현게이트레벨구조의 CLA를 이용한 16bit ALU 코드//------------------- ... -16-bit ALU Module----------------------//module ALU1(A, B, S0, S1, X, Y, M);input A, B;input S0, S1

리포트 | 6페이지 | 3,500원 | 등록일 2015.08.02

다운로드 장바구니
verilog - 생성문을 이용한 ALU 구현

▶ 기본 지식? 1비트 ALU (모듈명 : ALU1bit) 를 먼저 코딩한 후 그 1비트 ALU를 하위모듈로 불러와 generate 문을 이용하여 16비트의 ALU (모듈명 ... : ALU16bit_generate) 로 코딩? 1비트 ALU 의 회로도? 16비트 ALU 의 블록도※ 저번 과제에 16비트 ALU를 구현할 때, 게이트레벨을 이용해 16비트 ALU ... -generate 문을 이용하여 구현한 16비트 ALU (모듈명 : ALU16bit_generate)▶ 16비트 ALU_based_on_ADDER 코드 (모듈명 : ALU_based

리포트 | 4페이지 | 1,500원 | 등록일 2013.06.23

다운로드 장바구니
[전기전자기초실험] 연산 회로 설계 실험 예비보고서

를 조사하여 알 수 있다. 이 두 개의 캐리가 서로 다를 경우 오버플로우가 발생하게 된다.③ 4비트 ALU를 verilog HDL로 동작수준에서 구현module ALU(en, c ... + 4'b0001;default: reg_f = 1;endcaseendmodule④ 4비트 입출력 핀을 적절히 할당하여 각각의 신호에 대응한 FEGA에서의 I/O번호 작성?4bit ... )/ 41(SWC)?1bit 제어신호 - 44(SW0)?캐리입력 - 68(LED14)?캐리출력 - 69(LED15)?입력이 같을 경우 출력 - 208(LED16)⑤ 여러 가지 ALU

리포트 | 4페이지 | 1,000원 | 등록일 2009.07.29

다운로드 장바구니
8Bit Carry Look Ahead Adder

la4bit(a, b, cin, sum, cout); input [3:0]a, b; input cin; output [3:0]sum; output cout;

리포트 | 4페이지 | 1,500원 | 등록일 2015.12.07 | 수정일 2015.12.10

다운로드 장바구니
판매자 표지

FPGA를 이용한 디지털 시스템 설계(인하대) Booth algorithm, 16bit multiplier (problem 4-21, 4-22 중간고사 코딩) 보고서

에서 언급한다.1 - 3. 실험과정 및 소스코드.우리가 설계하고자 하는 것은 8bit Booth algorithm multiplier이다.8비트의 수를 곱하는 것이므로 승수 ... Mplier와 피승수 Mcand를 8비트로 선언한다. 8비트의 두 수를 곱하게 되면 결과는 15비트가 나오므로 곱의 결과 Product는 15비트로 선언한다.그 다음에 parameter구문 ... 을 이용하여 상태를 저장하는 매개변수 S0, S1, S2를 지정해주었다.레지스터를 선언해주는 부분에서 누산기를 위한 레지스터 A와 승수를 로드할 레지스터 B는 9비트로, 피승수

리포트 | 19페이지 | 2,500원 | 등록일 2014.11.27 | 수정일 2015.10.02

다운로드 장바구니
전가산기 겸 전감산기, 2의 보수 로직, 16진수-BCD코드 변환, 16진수-ASCII코드, 블록문이 있는 네스티드 if문 설계

를 구현해 보았다. 16진수를 BCD코드로 변환하는 것은 A,B,C,D,E,F와 같은 16진수를 0~9까지는 그대로 출력하고 A~F는 마지막 두 비트에서 10을 빼서 BCD코드 ... 통신회로 및 실습과제 [4] 전가산기 겸 전감산기, 2의 보수 로직, 16진수-BCD코드 변환, 16진수-ASCII코드, 블록문이 있는 네스티드 if문 설계정보통신공학과 ... 2010160101 윤희진2013.04.301.소스 작성- Verilog Module-Synthesize – XST-Verilog Test Fixture-Behavioral Check

리포트 | 8페이지 | 3,000원 | 등록일 2014.07.11

다운로드 장바구니
실험5. Decoder & Encoder 예비보고서

하는데 최선을 다할 것을 서약합니다. 학 과: 전자공학과제출일: 2017년 10월 16일과목명: 논리 회로 실험교수명: 이해영 교수님학 번: 201320767 201520735성 명 ... 이 존재하는 것이다 만약 n개의 입력이 들어오면 2의n승만큼의 출력이 존재한다. 보통 독립형의 집적 IC회로에 쓰이고 VHDL 이나 Verilog같은 하드웨어 언어 수단으로서 복잡 ... 다.)3) BCD코드BCD코드는 보통 4비트나 8비트같이 고정된 입력비트수로 이진수 네자리를 묶어서 십진수 한자리로 사용한다. 그리고 이진수 4자리에서 11부터 나타내는수는 아무

리포트 | 10페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
[VerilogHDL] 4bit 2진 덧셈기 설계(LED 및 dotmatrix 제어)

디지털설계ⅡLED와 Dotmatrix에 연산 결과 값과 사용자지정 값이 출력되는 4비트 2진 덧셈기 설계목 차설계개요개념설계회로구현시뮬레이션결과검토■ 설계개요HBE-COMBOⅡ ... 트레이닝 키트 내에 0에서 F까지의 보드를 사용하여 입력된 2개의 4비트 데이터의 덧셈을 수행한다.두 번째 키를 떼기 전까지는 2개의 4비트 데이터가 출력되고 두 번째 키가 떼어지 ... 에서의 동작 개요ABCDEF123456789*0#비트1비트2비트3비트4D플립플롭1D플립플롭3D0 A0D1 A1D2 A2D3 A3D0 C0D1 C1D2 C2D3 C3D플립플롭2D0 B

리포트 | 8페이지 | 1,000원 | 등록일 2015.08.02

다운로드 장바구니
Combinational_Logic_Design_Ⅰ_Arithmetic_Logic and Comparator

반가산기의 입력에 자리 올림 입력 비트를 추가시킨 회로Truth table4비트 가산기 : 멀티 비트 가산기(Multi-Bit Adder)Materials & Methods (실험 ... 뒤 2자리 : 16전화번호 뒤 4자리 中 앞 2자리 : 59전화번호 뒤 4자리 中 뒤 2자리 : 05Inlab 3. 1-bit ComparatorSource핀 설정 ... )< 초록 (Abstract) >이 실험은 먼저 목적에 맞게 연산회로에 대해서 알아보고 1-bit 감산기 및 4-bit 가산기를 ISE 프로그램을 이용하여 설계해보았다. 또한 더

리포트 | 32페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기