"verilog 계산기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 계산기 전전설2 계산기 계산기 베릴로그

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog 계산기" 검색결과 61-80 / 103건

LG전자 자기소개서

기 위해 변압기를 사용하여 220V 가정용 전압을 사용할 수 있도록 회로를 설계 하였습니다. 프로젝트는 압력센서를 사용하여 앉는 자세를 진단하는 측정기를 만드는 것이었습니다. 따라서 ... 않는 끈기와 노력, 책임감이 있습니다. 타고난 재능을 가진 뛰어난 천재는 아니지만, 그 천재를 따라잡기 위해 기꺼이 열정을 불태울 수 있는 마인드가 지금의 저를 있게 해 주

Non-Ai HUMAN
| 자기소개서 | 3페이지 | 3,000원 | 등록일 2011.04.29

다운로드 장바구니
verilog code - (combo kit) 10진수 2자리수 곱셈, led, 7-segment, vfd로 출력

표현할 수 있다.하지만 구현하는 곱셈기의 결과값은 0부터 225이기 때문에 최소 1개의 display, 최대 3개의 display를 써야 한다.그러므로 8개의 display 중 ... 출력값이 0이라고 100의자리, 10의자리, 1의자리 display 모두 빈칸을 출력하는 것이 아니고 1의자리만 0을 출력한다. 그래야 계산이 완료되고 출력값이 나왔음을 알 수 있

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,000원 | 등록일 2014.04.25

다운로드 장바구니
4bit감산기 Verilog구현

째 위치 계산endmodule/////////////1bit 감산기 모듈///////////////////////////////////module fa(a,b,cin,s,cout ... 4bit 감산기 설계 및 modelsim으로 시뮬레이션.① 진리표작성▷1bit 감산기의 진리표a[0]b[0]~b[0]c_ins[0]c_out0 ... register, a,b는 4bit register 로 설정.c_out은 1bit wire, s는 4bit wire로 설정하였다.//////////////4bit 감산기 모듈

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2009.04.21

다운로드 장바구니
베릴로그 자판기 설계 프로젝트

로 7segment 2개와 이어지며, 현재 금액을 표시한다.a1,b1~~g1현재 자판기에 있는 돈의 100단위 값을 7segment 로 표시a10,b10~~g10현재 자판기에 있는 돈 ... 으로 add1이 들어온다면 add5를 출력하면서 레지스터의 상태는 0원인 상태로(0000) 된다.- bitexchange : 특별한 계산은 없고, register100 와 이어져 ... . verilog

Non-Ai HUMAN
| 리포트 | 42페이지 | 3,000원 | 등록일 2009.08.09

다운로드 장바구니
[디지털논리회로1] Ripple carry adder

# Problem statement본 문제는 Quartus를 이용해 32bit Ripple carry adder(RCA)를 Verilog로 구현하는 것이다. Adder(가산기 ... 며, 종류로는 반가산기와 전가산기가 있다. ripple carry adder를 구현하기 위해 사용한 전가산기(Full-Adder)는 3개의 디지털 입력(비트)을 받고, 2개의 디지털 ... ry가 발생하므로 많은 비트 수를 계산할 때는 계산하는 시간이 오래 걸린다는 단점이 있다. 아래의 그림은 하나의 full adder에서 다음으로 캐리가 ripple되는 것을 위

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2015.03.16

다운로드 장바구니
디지털 설계 회로도 (D플립플롭레지스터,8비트계산기,JK플립플롭을이용한카운터,무어상태그래프,반전피드백쉬프트레지스터,쉬프트레지스터,자판기LED,직렬덧셈기,카운터SEVENLED)

Non-Ai HUMAN
| 리포트 | 2,000원 | 등록일 2014.12.23

다운로드 장바구니
Combinational_Logic_Design_Ⅰ_Arithmetic_Logic and Comparator

)< 초록 (Abstract) >이 실험은 먼저 목적에 맞게 연산회로에 대해서 알아보고 1-bit 감산기 및 4-bit 가산기를 ISE 프로그램을 이용하여 설계해보았다. 또한 더 ... 된다는 하는 논리 회로Truth table전가산기두 개의 입력 비트와 자리올림의 입력비트(Carry IN: Ci)를 합하여 합과 자리올림(Carry out:Co)을 출력시키는 논리 회로 ... 반가산기의 입력에 자리 올림 입력 비트를 추가시킨 회로Truth table4비트 가산기 : 멀티 비트 가산기(Multi-Bit Adder)Materials & Methods (실험

Non-Ai HUMAN
| 리포트 | 32페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
디지털시스템 실험(동기식 up/down counter)+응용한 신호등 설계

와 Register를 이용한 한자리 정수 덧셈 뺄셈 계산기를 구현하는 것이 목적이다.1. Up/down counter의 Verilog code이다2. 조교님이 올려주신 testbench c

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2014.11.03 | 수정일 2016.11.10

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [예비레포트]

데이터 (A, B)의 차를 계산한다. (A-B)이때 Bin은 내림수를 의미한다.차의 결과는 출력데이터 D로 표현되며 Bo는 내림수를 의미한다.응용과제 : 4BIT 감산기 설계4 ... Lab연산회로를 이해하고 학습한다연산회로를 직접 설계하며 구동을 확인한다.반가산기, 전가산기, 4비트 가산기를 설계한다..학습한 내용을 응용하여 감산기를 설계한다.나 ... 셈과 방법이 같다.그림 SEQ 그림 \* ARABIC 3 2진수의 나눗셈연산회로 설계 : 반가산기 설계가산기 : 두 개 이상의 수를 입력하여 이들의 합을 출력하는 논리 회로반 가산

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
디지털시스템 실험(SR Latch, JK, D FF, Register, Shift Register, Register를 이용한 가산기)

하고 최종적으로 이를 이용하여 BCD Ripple Counter와 Register를 이용한 한자리 정수 덧셈 뺄셈 계산기를 구현하는 것이 목적이다.1. SR Latch의 코드이다.2 ... 덧셈, 뺄셈을 하는 계산기를 작성하였다.9. 계산기를 FPGA보드에 연결하여 작동시켜 보았다.5를 누르자 LED에 5가 표시된다이후 3을 누르자 5+3의 결과인 8이 2진수 ... 저장할 수 있는 Register code를 짰다.7. Shift Register의 Verilog Code이다8. 앞서 작성한 Register code를 이용하여 0~9의 한자릿수

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2014.11.03

다운로드 장바구니
[Flowrian] Wallace Tree 구조 곱셈기의 Verilog 설계 및 시뮬레이션 검증

Adder- pprod16b : 16 비트 Partial Product 계산 모듈- wtmult : Wallace Tree 곱셈기 최상위 모듈Verilog 언어를 이용하여 디지털 논리 ... 회로의 구조 설계를 배우려는 분에게 도움이 된다.1. Wallace Tree 구조 곱셈기 회로의 Verilog 설계 및 검증2. 전가산기의 Verilog 설계 및 검증3. 16 ... 비트 Carry Save Adder 모듈의 Verilog 설계 및 검증4. 16 비트 Partial Product 계산 모듈의 Verilog 설계 및 검증5. 16 비트 Ripple

Non-Ai HUMAN
| 리포트 | 27페이지 | 3,000원 | 등록일 2011.10.31

다운로드 장바구니
[Flowrian] 십진수 네자리 뺄셈기 회로의 Verilog 설계 및 시뮬레이션 검증

- fa : 전가산기- add1d : 십진수 한 자리 덧셈기 - add4d : 십진수 네 자리 덧셈기- comp9th : 9의 보수 계산기 - sun4d : 십진수 네 자리 뺄셈 ... 기Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 십진수 뺄셈기 회로의 사양2. 전가산기의 Verilog 설계 및 검증3. 십진수 한 ... 자리 덧셈기의 Verilog 설계 및 검증 4. 십진수 네자리 덧셈기의 Verilog 설계 및 검증5. 9 의 보수 변환기의 Verilog 설계 및 검증6. 십진수 네자리 뺄셈기의 Verilog 설계 및 검증

Non-Ai HUMAN
| 리포트 | 29페이지 | 2,000원 | 등록일 2011.12.08

다운로드 장바구니
Register Transfer Level (RTL ) 기능을 이용한 Verilog 자판기 구현 (컴퓨터 아키텍쳐 실습)

로 구현해 본다.2. 내용자판기를 simulation하는 verilog module을 만들어 본다. 요구사항은 다음과 같다.(1) Use-case자판기의 item 종류는 4개이 ... 로써 output 값과 내부 계산을 위해 사용되는 integer 변수들을 모두 0으로 초기화한다.State 2 : 자판기의 중추적인 기능을 담당하는 state로써 동전의 입력을 검사하고, 지금 ... Computer Architecture LabLab 04: RTL Verilog Code1. 실험 목표Verilog module을 Register Transfer Level

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

다운로드 장바구니
전전컴설계실험2-6주차결과

감산기와 비교기에 대한 작동원리와 이론적인 계산방법에 대해 알 수 있었다. 감산기는 전에 실험했던 가산기에 Inverter가 추가된 회로로 뺄셈을 계산하기 위해 2'의 보수를 취한 ... 의 해석 및5.결론(Conclusion)6.참고문헌(References)1.Introduction.(1)Purpose of this Lab이번 실험은 1-bit 감산기와 4-bit ... 감산기를 구현하는 것이다. 1-bit 감산기에서 감산연산은 피감수비트의 반전비트와 감수비트의 가산연산으로서 작용이 포함되어 있기 때문에 감산논리회로는 가산논리회로를 포함하고 있

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
FPGA 디지털 시스템 설계 : 볼링 점수 계산기 프로젝트

볼링 점수를 계산하는 구조를 간단하게 나타내면 위와 같다. 먼저, LCD를 제어하기 위해서 40MHz pixel clock이 필요하므로, ALTPLL을 이용하여 pixel c

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2012.06.18

다운로드 장바구니
[Flowrian] 최대값 탐지 회로 구조의 Verilog 설계 및 시뮬레이션 검증

본 문서는 연속으로 입력되는 8 비트 데이터에서 최대값을 계산하는 모듈이다.8 비트 레지스터, 덧셈기, 비교기를 설계한 후에 이들을 결합하여 최대값 탐지 모듈을 설계한다.하위모듈 ... 을은 RT 수준에서 설계하고 최상위 모듈은 구조 수준으로 설계하고 검증한다. 모든 모듈들은 Verilog 언어로 모델링 되었으며 시뮬레이션에 의해서 검증된 파형을 제공하고 있다.디지털 논리회로를 배우거나 Verilog 설계를 배우려는 분에게 도움이 되는 문서이다.

Non-Ai HUMAN
| 리포트 | 16페이지 | 2,000원 | 등록일 2011.09.10

다운로드 장바구니
FPGA 디지털 시스템 설계 : 16bit Full adder 설계

adder는 덧셈을 계산할 두 숫자의 크기는 16bit여야 하며, 마찬가지로 그 결과값도 16bit여야 하므로 sum과 a, b는 [15:0]를 적어 16bit로 구성 ... _inc_outsum0*************10111010001101101101011111표를 이용하여 계산하면, carry out은 c_out=a'bc_in+ab'c_in+abc ... 하였다. boolean으로 16bit 덧셈을 하는 과정에서 carry가 총 17개 필요한데, output으로 나올 c_out과 처음에 input으로 넣을 c_in을 제외하고 내부 계산과정에 쓰이

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2012.06.18

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 결과보고서

이 끝나면, 시스템의 최적화 설계는 실제적으로 구현하는 게이트 수준이나 데이터 플로우 수준 모델링에서 고려한다. 행위 수준 모델링의 Verilog구조는 C프로그래밍 언어와 많은 면 ... assumption(1) 반가산기 실험[2](가) XOR GATE로 두 입력 값이 다를 때 출력한다. 2개의 반가산기와 OR GATE를 사용 하여 전가산기를 구성하는데 쓰인다.(나 ... from the data위의 사진들에서 결과값이 16이 넘는 계산이 없었으므로 CARRY LED는 불이 켜지지 않았다. 결과값은 다음과 같다는 것을 점등을 통해 확인할 수 있

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
verilog code - (combo kit) 4bit 2진 덧셈기를 7-segment로 출력

의 keypad(0~F)를 받아들이고, 받아들인 키를 4bit로 바꾸어 4bit adder가 계산할 수 있도록 도와준다. 또한 키를 두 번 입력받기 때문에, 그 키를 시간을 두

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2014.04.25

다운로드 장바구니
Quartus 툴을 이용하여 verilog로 가감산기.간단한 ALU 구현하기

,Or,Not)OverviewProject DescriptionAdderSubtractor - 가감산기로서 셀렉트 시그널에 의해 출력값을 피드백하여 계산을 가능케도 한 설계입니다.오버 ... 입니다. Xor, And, Or, Not을 셀렉트 시그널에 의해 선택하여 계산을 가능하게 하였습니다. Not 을 응용한 드모르간의 법칙도 계산이 가능한 것이 특징입니다. 그리고 4개 ... Objectives - 이 프로젝트의 목표는 하드웨어 기술 언어 중의 하나인 Verilog 언어를 숙지함으로써 하드웨어 설계를 할 수 있고, 구현하는데 필수요소인 Quartus를 사용

Non-Ai HUMAN
| 리포트 | 18페이지 | 9,000원 | 등록일 2007.12.09

다운로드 장바구니

이전10개 1 2 345 6 다음10개

파워링크

신청하기