"전자회로설계실습 5"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 smps 전자회로 oscillator 설계 전회설 중앙대학교 전기회로설계실습 전전설2

판매자 표지는 다운로드시 포함되지 않습니다.

"전자회로설계실습 5" 검색결과 721-740 / 1,309건

중앙대학교 전기회로실습 1차실험 예비보고서 (초전형 적외선 센서)

전기회로 설계 및 실습-예비레포트-1. 초전형(pYRELECTRIC) 적외선 센서학 부전기전자공학부학 번이 름제 출 일2018.09.13실습 1. 접촉식 초전형 ... 회로를 설계한다.1-2. 실습 준비물- 부품적외선 센서 RE200B : 1개Op-Amp UA741C : 1개LED : 1개커패시터 10nF : 1개커패시터 10μF : 1개저항 ... (Power supply) : 1대함수발생기(Function generator) : 1대점퍼선 : 다수1-3. 설계실습 계획서1-3-1 초전형 적외선 센서(RE200B)와 증폭기 사이

리포트 | 3페이지 | 2,000원 | 등록일 2020.03.22

다운로드 장바구니
판매자 표지

[취창업과역량계발] PASS 전자공학부 트랙 조사 PPT

지원로봇 · 문화로봇 등 다양한 종류의 로봇이 있다 . 공공기업 일반기업 한국로봇융합연구원 (KIRO)- 전자회로 - 신호 및 시스템 - 디지털회로설계 - 프로그래밍실습 - 전자 ... 는 직업군들이다 전자공학과의 Tracks 5. 멀티미디어 6. 신호처리 7. 제어로봇 8. 전기에너지Track 1: 컴퓨터관련 직종 컴퓨터시스템설계 및 분석가 : 네트워크시스템 구축 ... 자료의 손실을 막기 위해 정기적인 데이터의 관리 및 보수를 수행함 네트워크 시스템Track 2: 전자 회로 전자회로설계사 : 전자구성부품 · 전자장치의 설계 , 제조 , 시험에 관하

리포트 | 11페이지 | 1,500원 | 등록일 2020.04.09

다운로드 장바구니
전기회로설계실습 중앙대 6. 계측장비 및 교류전원의 접지상태의 측정방법설계

전기회로 설계실습예비보고서6. 계측장비 및 교류전원의 접지상태의 측정방법설계이 름 :학 번 :과 목 명 :내 용 :담당교수 :학 과 : 전자전기공학부제출일:설계실습계획서설계실습 ... 6. 계측장비 및 교류전원의 접지상태의 측정방법설계전기회로설계실습(35792)1. 실험목적측정에 의해 DMM, Oscilloscope와 Function Generator의 접지 ... )Breadboard(빵판) : 1개점퍼와이어 키트 : 1개-부품리드저항 (51Ω 또는 50Ω, 6.8㏀, 3.3㏀, 1/4W, 5%) 각 3개가변저항 (20㏀, 2W급) 2개3. 설계실습 계획

리포트 | 4페이지 | 1,000원 | 등록일 2020.05.21

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 8주차 Lab08 예비 레포트 7-segment and Piezo Control, 전자전기컴퓨터설계실험2,

을 출력하는 모듈설계 조건code(4) 실습4FND array 를 제어하기 위하여 다음과 같은 선언부 및 변수를 가지는 모듈설계 조건codesimulation(5) 실습58-bit 2 ... WARNING이 떠서 시뮬레이션을 확인할 수 없었다.code(6) 실습64-bit up-down counter의 출력 값을 FND Array에 표시 동작 검사설계 조건code5. 예상 ... 전자전기컴퓨터공학부 설계 및 실험2Pre Lab-08Peripherals(7-segment and Piezo Control)실 험 날 짜학 번이 름목차1. 실험 목적

리포트 | 18페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.09.24

다운로드 장바구니
판매자 표지

[중앙대 전자회로설계실습] 결과보고서06 Common Emitter Amplifier 설계(실습06)

1실습06Common Emitter Amplifier 설계학 과전자전기공학부과목전자회로설계실습결과보고서요약Common Emitter Amplifier는 모든 BJT 증폭기 구성 ... %RC5.1㏀5㏀2.00%RL5.1㏀5㏀2.00%(A),(C) Function generator를 제외한 1차 설계 회로를 가능한 한 그림1과 거의 같은 배치로 breadboard ... 에 구현된 회로의 사진을 찍어 제출한다.3. 결론(1) 본 설계실습에서 무엇을 하였으며 그 결과는 어떤가? 수치를 포함하여 요약하라.(B)(C) emitter 저항을 사용

리포트 | 5페이지 | 1,500원 | 등록일 2019.12.27 | 수정일 2021.05.18

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

개의 차이점은 Verilog는 전자 시스템을 모델링하는 데 사용되는 HDL이며 VHDL은 현장 설계 가능 게이트 어레이 및 집적 회로와 같은 디지털 및 혼합 신호 시스템을 설명하기 ... _x실제 핀LED 12LED 11LED 10LED 9[실습6]: 다음의 1-bit full adder 회로를 gate primitive 방법으로 설계하시오.(1) Verilog ... 전자전기컴퓨터공학부 설계 및 실험2Pre La-03Introduction to Verilog HDL실 험 날 짜학 번이 름목차1. 실험 목적

리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
판매자 표지

설계실습 8. 인덕터 및 RL회로의 과도응답(Transient REsponse) 예비보고서

설계실습 8. 인덕터 및 RL회로의 과도응답(Transient REsponse)예비레포트전자전기공학부학번3. 설계실습 계획서3.0. Time constant가 10us인 RL회로 ... 를 설계하여 제출하라.Time constant===10us이다.3.1 Function generator (+) – 저항 – 인덕터(10mH) – Function generator ... (-)의 순서로 연결된 회로에서 time constant를 10us로 하고자 할 때 저항을 계산하라. Function generator의 출력을 1V의 사각파(high = 1V

리포트 | 8페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.08

다운로드 장바구니
(결과보고서) 전자회로 설계 및 실습 OP Amp의 특성측정 방법 및 Integrator 설계 실험2

전자회로설계실습결과보고서 #2OP Amp의 특성측정 방법 및 Integrator 설계조학과학번이름조원담당 교수실험일제출일설계실습 2. OP Amp의 특성측정 방법 및 ... 하고 오실로스코프를 통해 입출력파형을 측정했다. 회로와 입출력 파형은 다음과 같다.Vos다음은 설계실습 계획 시 PSPICE Simulation 입출력 파형이다.실험결과와 PSPICE ... Integrator 설계 결과보고서요약 : Op Amp의 Offset Voltage를 측정하기 위해 gain이 ?100 V/V,-1000 V/V인 Inverting Amplifier회로

리포트 | 8페이지 | 3,500원 | 등록일 2020.04.13

다운로드 장바구니
판매자 표지

설계실습 7. RC회로의 시정수 측정회로 및 방법설계 예비보고서

설계실습 7. RC회로의 시정수 측정회로 및 방법설계예비레포트전자전기공학부학번3. 설계실습 계획서3.1 DMM으로 전압을 측정할 때 내부저항이 매우 크다는 것을 앞에서 실험 ... 하였다(10MΩ정도). DMM의 내부저항을 측정하는 방법을 설계하여 제출하라.위의 그림과 같이 회로를 설계한 후 DMM으로 전압을 측정한다.Voltage divide에 의해 DMM ... constant가 10 us이며 저항과 10nF 커패시터가 직렬로 연결된 회로를 설계하여 제출하라. 이때의 전류파형(+ 저항전압 파형), 커패시터전압 파형, RC time c

리포트 | 7페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.08

다운로드 장바구니
중앙대학교 실험 결과 보고서(카운터 설계)

과목명담당 교수학과학번실습일결과 보고서10.전자전설계실습 10.1-4 설계실습 방법(비동기식 4진 카운터 회로)CLK가 falling edge일 때 값이 변한다.값이 변하는 것 ... 을 통해 확인1-4-2 리셋회로를 사용한 10진 비동기 카운터 설계(10진 카운터의 회로 모습)(A) 10진 카운터의 회로를 결선하고 회로 사진을 보여라.=> 다른 조의 실험을 통해 ... 의 실험을 통해 확인(C) 본인의 조가 설계한 리셋회로의 사진과 함께 동작 원리를 기술한 뒤, 실제 동작을 검증하고 검증결과를 기술하여라.=> 4진 비동기 카운터에서 LED가 켜지지 않

리포트 | 4페이지 | 1,000원 | 등록일 2020.01.13

다운로드 장바구니
판매자 표지

설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 예비보고서

설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계예비 레포트전자전기공학부학번3. 설계실습 계획서3.1 (a) 건전지의 내부저항이 어느 정도일 것 같은가? (b) 건 ... 가 output 1의 (+)단자보다 5V 높게 되는 회로에 이 전압을 측정하기 위해 DMM을 추가한 회로를 설계하여 제출하라.3.5 공통기준점에 대해 output 1을 5V, output 2 ... 전지(6 v)의 내부저항을 측정하는 회로와 절차를 설계하여 제출하라. 단, 가능한 한 측정에 의한 전력소비가 최소가 되도록 10옴 저항과 pushputton을 사용하라 전류가 흐를

리포트 | 5페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 (결과레포트와 예비레포트 동시에) 1주차 Lab01 TTL gates Lab on Breadboard

분석한다.[반가산기 실습 회로]5) 실습 5 : 전가산기 회로실험(1) 교안의 회로를 참고하여breadboard회로를 구성한다.(2) TTL(7486 XOR Gate IC/7408 ... 전자전기컴퓨터공학부 설계 및 실험2Post Lab-01TTL gates Lab on Breadboard실 험 날 짜학 번이 름목차1. 실험 목적 ... TTL을 이용하여 OR 게이트, XOR게이트, 반가산기, 전가산기 논리회로 실험 및 설계를 진행한다.2. 배경이론1) OR 게이트 논리 회로- 입력 중 어느 하나라도 1이 되면 결과

리포트 | 23페이지 | 3,000원 | 등록일 2020.07.27

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

을 반복한다.실습5) 1-bit Full Adder를 symbol 로 이용하여 4-bit Ripple Carry Full Adder를 schematic 설계입력: A[3:0] → Bus ... 전자전기컴퓨터공학부 설계 및 실험2Post Lab-02Schematic Designwith Logic Gates실 험 날 짜학 번이 름목차1. 실험 목적 ... . 실험 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인을 하기에 앞서 Schematic 설계를 수행한다. ISE의 여러 logic gate 및 도구들을 사용해 최종

리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

다운로드 장바구니
(결과보고서) 전자회로 설계 및 실습 MOSFET 소자 특성 측정 실험4 (중앙대학교)

전자회로설계실습결과보고서 #4MOSFET 소자 특성 측정조학과학번이름조원담당 교수실험일제출일1. 목적Mos Field-Effect Transistor(MOSFET) 소자의 특성 ... )} over {4.6`(V)} `` THEREFOREr _{o} = {4.6`(V)} over {8`(mA)} =`0.575`㏀ 으로 구해진다.5. 결론- 본 설계실습에서 무엇을 하 ... 였으며 그 결과는 어떤가? 수치를 포함하여 요약한다.이번 설계실습에서는 MOSFET 회로를 Bread board에 제작, 구현하여 전압(VG, VD)의 변화에 따른 전류를 측정

리포트 | 6페이지 | 3,500원 | 등록일 2020.04.13

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 5주차 결과보고서

2비트 2:1 MUX회로 case문 설계실습 5는 2비트 2:1MUX 회로를 case문을 사용해 설계하는 것이다.기존 사전보고서에 일일이 모든 조건을 설정했던 것과 달리 실습시간 ... 2019년 전자전기컴퓨터설계실험25주차 실험보고서1. 실습1 2:4 디코더 설계실습1에서는 2:4 디코더를 디자인하는 것이 목표이다.코드는 다음과 같이 case 문을 통해 작성 ... 으로 상정한다. 즉 그렇기에 지정하지 않은 상황이 발생하지 않아 latch의 상황이 발생하지 않고 기존 인코더의 회로도와 일치한 결과를 확인할 수 있다.실습 결과 또한 이전에 설계한 4

리포트 | 16페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 결과 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

는 부분만 보면 F=A’BCD+AB’CD+ABC’D+ABCD’로 논리회로를 설계할 수 있다.(2)회로도본 lab05 실험에서 실습하던 조합회로보다 상당히 복잡한 모습을 확인할 수 있 ... 전자전기컴퓨터공학부 설계 및 실험2Post Lab-05Combinational Logic 2실 험 날 짜학 번이 름목차1. 실험 결과 ... 다.(3)회로도이렇게 복잡한 회로도의 설계는 간단히 해결할 수 있다. 다음은 if문과 case문을 사용하여 설계한 것이다.If문 사용Case 문 사용이 논리회로가 갖는 특징은 바로 네

리포트 | 22페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(결과보고서) 전자회로 설계 및 실습 Common emitter amplifier 설계 실험6

전자회로설계실습결과보고서 #6Common Emitter Amplifier 설계조학과학번이름조원담당 교수실험일제출일설계실습 6. Common Emitter Amplifier 설계 ... 았다. 또한R _{E}를 조정(±10%)했을 때 출력에 미치는 영향을 실험을 통해 확인해 보았다.2. 설계실습 결과(A) DC Bias 전압, 전류 측정실습계획 시 설계 ... 한 Common Emitter Amplifier의 회로는 다음과 같다.회로 구성 시 가변저항을 설계 값과 최대한 비슷하게 조정하여 구성하였다. 조정한 가변저항 측정값은 다음과 같다.R _{1

리포트 | 6페이지 | 3,500원 | 등록일 2020.04.13

다운로드 장바구니
중앙대 전기회로설계실습 예비04 Thevenin등가회로 설계

전기회로 설계 및 실습 예비보고서-04. Thevenin등가회로 설계-3 조전자전기공학부2016xxxx장xx3.1브리지회로에서R _{L}에 걸리는 전압과R _{L}에 흐르는 전류 ... } = {1279} over {1314} (V) APPROX 0.97336(V)이다.3.2(a)V _{Th}와R _{Th}를 이론적으로 구하고 Thevenin 등가회로를 설계하라. 회로도를 제출 ... 하라.V _{Th}를 구하기 위해서R _{L}을 떼어냈다. 다음과 같은 회로를 설계했다.단자 a,b 사이의 전압은V _{Th} =V _{ag} -V _{bg}이다.V _{ag

리포트 | 4페이지 | 1,500원 | 등록일 2020.04.07

다운로드 장바구니
판매자 표지

설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계 예비보고서

설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계예비레포트전자전기공학부학번3 설계실습 계획서3.1 RLC 직렬회로에서 R에 걸리는 출력이라 하였을 때 C ... =0.01uF, 공진주파수가 15.92KHz, Q-factor가 1인 bandpass filter를 설계하라. 또 Q-factor가 10인 bandpass filter를 설계하라 ... 직렬회로의 공진주파수는 이다. 그러므로 C가 0.01uF일 때 L은 10mH이다. Q-factor는=이다. Q-factor가 1일대 R값은 1KΩ이고, Q-factor가 10일 때

리포트 | 6페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
판매자 표지

설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 결과보고서

설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계결과 레포트전기회로 설계 및 실습 수요일 9,10,11,12교시조 조원실험날짜 월 일 제출날짜 월 일전자전기공학부 ... 요약: 전원장치에는 내부저항이 있다는 점을 알기 위해 6V의 건전지에 내부저항을 알아보는 회로를 설계했고 DMM을 이용하여 측정하였다. 사용했던 건전지임을 감안하면 적당한 내부저항 ... 는 실험이였다. 그리고 DC Power Supply 동작 원리나 단자들 간의 관계를 알 수 있는 실험이였다.설계실습 결과4.1(a)6V건전지의 전압: 6.59977V10Ω의 저항

리포트 | 6페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니

이전10개 32 33 34 35 363738 39 40 41 다음10개

파워링크

신청하기