"논리실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

사회복지조사론 verilog 사회과학 심리학 전전설2 레포트 사회조사분석사 논리회로 설계 디지털공학실험 vhdl

판매자 표지는 다운로드시 포함되지 않습니다.

"논리실험" 검색결과 581-600 / 33,122건

아주대학교 논리회로 실험 설계 예비보고서

논리회로 실험설계설계주제:스톱워치목차1. 설계 목표2. 동작 조건3. 동작 설명 및 알고리즘4. 1차 설계 및 분석(1) Clock dividing part(2) 7-s

리포트 | 10페이지 | 2,000원 | 등록일 2016.06.14

다운로드 장바구니
01-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #1 기본게이트 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 : A ... 반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 3. 11논리회로설계 실험 예비보고서 #1실험 1. 기본 게이트 설계1. 실험 목표VHDL의 기본개념 ... 는 PAL 개념의 확장이다. 일반적으로, CPLD는 프로그램 가능한 연결선 행렬 구조와 더불어 PAL과 같은 로직 블록으로 구성된 IC이다. 보통 CPLD는 500~10,000개의 논리

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
04-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #4 디코더 엔코더 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 ... : A반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 1논리회로설계 실험 예비보고서 #4실험 1. 디코더 엔코더 설계1. 실험 목표2 bit ... 2 ^{N}가지 정보로 바꿔주는 조합논리회로이다.- 인에이블(enable) 단자가 있는 디코더와 각종 코드를 상호 변환하는 디코더도 있다.(2) 엔코더 란?- 부호화기로도 불린다.

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
05-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #5 조합회로 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 : A반 ... 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 8논리회로설계 실험 예비보고서 #5실험 1. 조합회로 설계1. 실험 목표2 bit의 코드를 받 ... 이다.- 하나의 입력을 받아 여러 개의 출력포트 중 하나를 선택하여 출력해주는 회로이다.-(4) ALU- 산술논리연산장치(ALU : Arithmetic Logic Unit)의 핵심

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
10-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #10 순차회로 설계_FSM (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 ... : A반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 5. 6논리회로설계 실험 예비보고서 #10실험 10. 순차회로 설계_FSM1. 실험 목표순차 ... 하는 장치이다. 논리에 따른 조합회로와 상태를 기억할 수 있는 상태레지스터(기억장치), 그리고 여기에 클럭을 인가하여 동작한다.- 이 때 Memory(상태레지스터)를 무한정 만들 수 없

리포트 | 6페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
논리회로실험 실험9 ram 결과보고서

10주차 결과보고서실험 9 Ram▶실험과정 및 결과◈ 실험1 - 2-bit RAM? 구성 사진 :- 74HC00과 74HC03을 사용하여 2BIT RAM을 결손도에 설계하고 설계 ... , Read는 선택한 상태에서 값을 읽는다.- 실험과정? OE0을 0에 연결하고 WR1 In0을 1에 연결하여 A에 1을 write한다.? OE0을 1에 연결하여 A를 read ... 한다.? OE0을 0에 연결하고 A에 0을 write시킨다.? 같은 방법으로 B에서 반복한다.? 실험 결과 :실험 1 예상 결과실험결과 사진SequenceReadWriteABABOE0OE1

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
09-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #9 순차회로 설계_카운터 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 ... : A반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 29논리회로설계 실험 예비보고서 #9실험 9. 순차회로 설계_카운터1. 실험 목표순차회로 ... 에 비해 로직게이트가 더 필요하고 설계가 복잡해진다지연시간의 중첩 때문에 규모가 커질수록 느려짐복잡한 시스템에서 의도치 않은 risk가 발생3. 실험 내용- 실험 1.(1) 4비트 비

리포트 | 8페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
02 논리회로설계실험 예비보고서

논리회로설계 실험 예비보고서 #2실험 2. 반가산기와 전가산기 설계1. 실험 목표VHDL을 이용하여 반가산기와 전가산기를 동작적 모델링과 자료 흐름 모델링으로 설계한다.그리고 ... , 각 가산기의 논리회로를 그려본다.2. 예비 이론(1) 반가산기Half adder, 반가산기는 사칙 연산을 수행하는 기본 회로이며, 2진수 한 자리를 나타내는 2개의 수를 입력 ... 덧셈한다.전가산기는 입력변수 A와 B 이외에 아랫자리에서 올라온 자리올림 수도 고려해야 하므로 여덟가지 조합을 이루게된다.11111011+1111110103. 실험 내용- 실험 1

리포트 | 6페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
03 논리회로설계실험 예비보고서

논리회로설계 실험 예비보고서 #3실험 3. 병렬가산기 설계1. 실험 목표Signal 과 Variable, Constant의 차이를 이해하고 이진화 십진법과 그 덧셈에 대해

리포트 | 5페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
충북대학교 전자공학부 기초회로실험 논리 게이트 및 부울 함수의 구현 예비 보고서

실험5. 논리 게이트 및 부울 함수의 구현◆ 목적(1) AND, OR, NAND, NOR, XOR, XNOR의 논리 함수 개념과 Gate의 구조 및 기능을 습득한다.(2) 부울 ... 대수를 사용한 논리 회로의 표현 방식 및 등가 회로를 익힌다.◆ 이론(1) NOT(Inverter) : 하나의 입력과 출력을 가지며, 논리적 부정 연산을 행한다.AY0110(2 ... ) OR 게이트 : 입력 중 하나 또는 두 개가 모두 1일 때 출력이 1이 되는 논리 회로.AYC000011101111(3) AND 게이트 : 두 입력이 모두 1일 때만 그 출력이 1

리포트 | 4페이지 | 2,000원 | 등록일 2020.07.26 | 수정일 2020.09.15

다운로드 장바구니
충북대학교 전자공학부 기초회로실험 논리 게이트 및 부울 함수의 구현 결과 보고서

V100.1430V113.7421V◆ 비고 및 고찰☞ 논리 게이트를 이용한 전류의 흐름을 알아보는 실험을 하였다. 인버터는 입력 값의 역수를 주고 AND게이트는 곱셈의 결과, OR ... 다. 그리하여 각각의 회로에 1과 0의 값을 주는 실험을 하였는데 실험시 1에 해당하는 전압은 5V로 측정하였다. 논리 게이트를 사용하는 것은 쉬우나 부울대수가 복잡해지고 길어지 ... ◆실험 결과(1) SN7408로 회로를 결선하고, 1) B=0, 2) B=1, 3) B=Open 상태에 대하여 진리표를 작성하라.ABY000.1145V010.1440V100

리포트 | 2페이지 | 2,000원 | 등록일 2020.07.26 | 수정일 2020.09.15

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 데이터 오류 정정 및 검출, 블랙잭, 계산기

.데이터 오류 검출 및 정정◦ Parity Bit데이터에 패리티 비트를 붙여서 1의 전체 개수가 짝수 혹은 홀수가 되도록 한다.-> 짝수 패리티 사용◦ 1bit 오류 검출 및 정정 시연Key0를 누르면 시작Key1을 누르면 sw중 랜덤으로 1비트 에러가 발생Key2을 ..

리포트 | 39페이지 | 3,000원 | 등록일 2019.08.29

다운로드 장바구니
논리회로실험10. 다멀티플렉서

논리회로실험 결과 보고서실험. 디멀티플렉서를 이용한 조합 논리회로▶ 실험 데이터 및 관찰▶ 실험결과 정리.디 멀티플렉서는 멀티플렉서와 반대로 하나의 출력선으로 들어오는 데이터 ... MY, SR이 불이들어온다. 나머지도 마찬가지이다.이실험을통해 DMUX가 선택입력에의해 출력값을 결정할 수 있고 결정된 출력값을 논리회로로 연결하면 여러 조합회로를 구성 할 수 있 ... 정보를 선택하여 각각의 다른 출력으로 보내는 것이다. 이 실험에서는 2개의 선택입력을 받아서 4개의 출력으로 신호등을 구성하는 실험을 해보았다. 먼저 S0, S1이 0일 경우 Y0

리포트 | 3페이지 | 1,000원 | 등록일 2012.09.08

다운로드 장바구니
[디지털 논리회로 실험] 18장. 링 카운터와 존슨 카운터 결과레포트

디지털논리회로실험 X반결과 레포트주제18장. 링 카운터와 존슨 카운터X조이름학번실험일XX.XX.XX제출일XX.XX.XX1. 사용기기 및 부품· 오실로스코프(WAVEACE 2002 ... 70Mhz) - 파형 출력 및 분석· 디지털 멀티미터(GDM-461) - 전압계 역할· 디지털 실험 장치(ED-1006 LOGIC DESIGN BOX) - Breadboard ... . 유의사항· Breadboard의 전압 +5V의 실측값은 4.89V이다.· 실험 1~4 중 2,3을 진행하였다.3. 결과(1) JK 플립플롭을 이용한 링(Ring) 카운터회로도

리포트 | 5페이지 | 1,000원 | 등록일 2017.07.02

다운로드 장바구니
논리회로실험15 비동기식

논리회로실험 결과 보고서실험. 비동기식 카운터▶ 실험 데이터 및 관찰단계 1의 파형상향 카운터인가 하향 카운터인가? 하향단계 2의 파형상향 카운터인가 하향 카운터인가? 하향단계 ... 하향 카운터인가? 하향▶ 실험결과 정리.- 이 실험을 통해 비동기식 카운터를 소자를 사용해서 직접 카운터를 해보았다. 카운터의 결과 계수는 다이오드의 불이 온오프 됨에 따라 알 ... 카운터인지 하향 카운터인지 측정 할 수 있었다.▶ 실험 후 퀴즈1) 그림 15-2 카운터의 LED는 동시에 켜진다고 가정한다. 인가되는 클럭은 정상적으로 동작한다. 이러한 문제

리포트 | 3페이지 | 1,000원 | 등록일 2012.09.08

다운로드 장바구니
논리회로실험 RAM

R A M(Random Access Memory)1. RAMRAM은 정보를 저장하거나 저장된 정보를 읽어낼 수 있는 기억장치를 말한다. 일반적으로 기억장치는 주소(address) 개념을 갖는다. 주소에 대한 필요성을 설명하기 위해 여러 가지 물건들을 저장할 수 있는 매..

리포트 | 4페이지 | 1,000원 | 등록일 2010.03.20

다운로드 장바구니
디지털논리회로 MULTISIM AND-OR-AND 게이트 회로실험

디지털 논리회로MULTISIM 레포트1. 주제 : AND-OR-AND 게이트 회로실험2. 목표 : multisim 프로그램을 간단한 회로실험을 통해 이용해보고 파악하도록 한다.3 ... 을 들으며, 과제들을 통해 여러 논리와 게이트들을 이해하고, multisim프로그램을 처음으로 이용해 볼 수 있었다. 지금은 모든 것이 첫 도약이라 미흡하다고 생각이 들지만 나중에 좀더

리포트 | 3페이지 | 1,000원 | 등록일 2017.06.28

다운로드 장바구니
논리회로설계실험 프로젝트 8Bit 계산기

논리회로설계 설계 보고서 #11. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.8bit 덧셈기를 구현하고 결과를 7 s

리포트 | 11페이지 | 2,000원 | 등록일 2015.04.17

다운로드 장바구니
성균관대 논리회로 설계실험 VHDL을 이용한 8bit decimal Counter

성균관대 논리회로 설계실험 VHDL을 이용한 8bit decimal Counter입니다.당시 한태희 교수님이셨고, 두번째 과제였습니다.8bit decimal Counter schematic 및 소스코드 첨부합니다.modelsim 상에서 VHDL파일로 실행가능합니다.

리포트 | 1,000원 | 등록일 2017.05.23

다운로드 장바구니
실험1 실험(1) 프로젝트 디지털논리회로 도어락 설계

실험(1)FINAL PROJECT 보고서소 속학 번이 름담당 교수 / 조교제 출 일 자1. PROJECT 개요한 학기동안 디지털논리회로 과목에서 배운 전반적인 이론들을(기본논리 ... 하면 3이되는 순한 B세그먼트에 전원이 들어오게 된다.LOSIG WORK‘S로 회로도 구현4. 고 찰1학기 동안 디지털논리회로 수업에서 습득한 이론으로 실험수업을 하면서 사용 ... 게이트, 카운터 jk플립플롭, d플립플롭 등을 )을 사용하여 실험했던 관련 이론들을 복합적으로 사용하여 수행하는 프로젝트이다.2. 관련이론 및 사용부품(1) 레귤레이터회로도에 5V

리포트 | 12페이지 | 2,000원 | 등록일 2014.09.21

다운로드 장바구니

이전10개 25 26 27 28 293031 32 33 34 다음10개

파워링크

신청하기