"논리실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

사회복지조사론 verilog 사회과학 심리학 전전설2 레포트 사회조사분석사 논리회로 설계 디지털공학실험 vhdl

판매자 표지는 다운로드시 포함되지 않습니다.

"논리실험" 검색결과 561-580 / 33,126건

논리회로실험_결과6

실험6. 시프트레지스터와 카운터(2)집적회로 시프트 레지스터Shift PulseL0L1L2L3L40LLDDD1DLLDD2DDLLD3DDDLL4DDDDL5DDDDDLED에 불이 0 ... ,1번에 들어와 있다가 클럭이 인가 됨에 따라서 한칸씩 밀려나면서 마지막 5번째(4번) LED에 불이 들어왔다가 꺼짐으로 끝이 난다.실험과정을 따라가는 것으로 봤을 때 실험과정1 ... 모두 불이 들어왔다가 실험과정 4번대로 CLR 을 접지시키고 5V를 연결했을 때 까지는 불이 안 들어오다가 PE에만 5V를 인가했을 때 까지도 불이 안 들어왔고 A,B에 5V를 인가

리포트 | 4페이지 | 1,500원 | 등록일 2012.07.13

다운로드 장바구니
실험6-산술논리연산회로-예비레포트

실험 6. 산술논리연산회로목차 TOC \o "1-3" \h \z \u Hyperlink \l "_Toc401081084" 1실험 목적 PAGEREF _Toc401081084 \h ... OR 게이트로 구성된 4진수/2진수 우선순위 인코더를 도시하라. PAGEREF _Toc401081094 \h 6실험 목적산술논리연산회로에 대해 알아본다.산술논리연산회로를 구현 ... 1 Hyperlink \l "_Toc401081085" 2관련 이론 PAGEREF _Toc401081085 \h 2 Hyperlink \l "_Toc401081086" 3실험방법

리포트 | 14페이지 | 1,000원 | 등록일 2017.03.07

다운로드 장바구니
디지털 로직 실험 디멀티플렉서를 이용한 조합 논리

실험 13 디멀티플렉서를 이용한 조합 논리1. 실험 목표□ 디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계.□ 오실로스코프를 아용하여 카운터-디코더 회로의 타이밍 ... 에는 적색불이 켜진다.1. 실험 보고서의 그림 13-6에 미완성의 회로도가 있다. 74LS139A는 상태 디코더이고반전 입력 NOR 게이트로 그려진 AND 게이트는 출력 논리를 만든 ... 2개, 녹색 2개저항: 330 Ω 6개, 1.0㏀ 2개3. 실험 순서교통 신호 디코더이번 실험에서의 회로는 ‘이론 요약’에서 설명한 바와 같이 교통 신호 제어 시스템의 네가지 상태

리포트 | 7페이지 | 1,000원 | 등록일 2015.07.20

다운로드 장바구니
(논리회로실험)Basic Gates입니다.

< 실험 1. Basic Gates >1) 실험 과정 및 결과* 실험 1) 3-input And Gate 구성< 3-input And Gate Logic diagram >* 실험 ... 있으면 출력 값은 1이 된다. 따라서 OR Gate를 논리합이라고 한다. A, B 모두 0이므로 출력 값(L1)은 0이 되고 이 값을 다시 입력 값 C = 1과 OR Gate ... 했다고 본다. 또한 이론값과도 일치한다.* 3-input NAND Gate 구성< 3-input NAND Gate Pin >* 실험 과정- Bread Board에 And Gate

리포트 | 12페이지 | 1,500원 | 등록일 2013.06.09

다운로드 장바구니
논리설계및실험텀프로젝트 전자시계 제안서

002분반(화요일)논리회로 설계 및 실험23조 Term Project 제안서 (전자시계)Dept. of Computer Science & Engineering/Pusan ... , 추진 일정과 방법 등을 설명해둔 문서이다.목표FPGA BOARD와 FLOWRIAN을 이용한 논리 회로(디지털 시스템) 설계FLIP-FLOP과 REGISTER등을 이용하여 전자시계

리포트 | 6페이지 | 2,000원 | 등록일 2016.11.28

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 14장. 레지스터 결과레포트

논리회로실험 A반결과14장레지스터5조이름학번실험일15.05.26제출일15.06.02실험에 사용된 기기 및 부품 : HD74LS74AP, SN74LS157N, 직류전원공급장치 ... , 디지털 실험장치,전압계, LED 3개, 330옴 저항 3개실험 14.2 전송제어 입력이 있는 병렬레지스터(1) IC 7474(D Flip-Flop) 2개와 74157(2x1 ... 된다. 세 번째 상승모서리에서는 전송제어 입력이 1이므로 입력[“100”]이 출력으로 전송된다.실험 14.3 3Bit 우 방향 시프트 레지스터(1) IC 7474(D Flip

리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.09

다운로드 장바구니
아주대 논리회로실험 실험결과1 Basic Gates

는 실험이 었다. 우선 이 실험은 논리회로실험 수업의 첫 실험으로 실험가운데 많은 어려움이 있었지만대부분의 실험이 예측했던 대로 Pspice simulation 값과 일치하는 결과 ... 실험 1. Basic Gates 결과보고서● 실험 결과 분석(1) 그림 1과 같이 2-input AND gate를 2개 이용하여 3-input AND gate를 구성하고 각각 ... BULLET B) BULLET C````=`A BULLET B BULLET CComent실험 1에서는 2개의 2-input AND gate를 이용하여 3-input AND gate

리포트 | 12페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
아주대 논리회로실험 실험예비1 Basic Gates

실험 1. Basic Gates 예비보고서● 예비보고서 문제(1) 실험방법 (1)에서처럼 2-input gate를 이용하여 3-input OR, NAND, NOR gate를 실험 ... 의 simulation(2) 실험(3)의 logic diagram에서 출력 X,Y,Z에 대한 Bloolean equation을 두 입력 A, B 로 나타내고 이 식의 truth ... table을 작성하라.X=A+Z=A+A'B Y=A+B Z=bar{bar{bar{A} B}}=A'BInputOutputABXYZLLLLLLTTTTTLTTLTTTTL(3) 실험 (4)에 대

리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
<논리회로실험>가산기와크기비교기

로 합산하여 역시 BCD로 합의 숫자를 생성하는 회로이다. BCD가산기는 그의 내부 구조에 보정 논리를 포함하고 있어야 한다. 2진식 합에 0110을 합하려면 제 2의 4비트 2진식 ... . 1001더하기표 1. 2진수를 Excess-3 코드로 변환회로도로부터 회로를 구성하여라. 실험 결과의 표 2 진리표에 있는 모든 가능한 입력을 테스트하여라. 출력은 LED로부터 읽 ... 을 수 있는데, LED가 ON일 때는 논리 1을, OFF일 때는 0을 나타낸다.그림 5. 그림 4 회로 구성입력(2진수)출력(Excess-3)D C B AA’D C B A0 0 0

리포트 | 3페이지 | 1,500원 | 등록일 2015.12.14

다운로드 장바구니
논리회로실험레포트) BCD 수체계, 7-세그먼트

실험 결과 보고서실험3 : 수 체계실험목표1. 2진수 또는 BCD(binary coded decimal) 수를 10진수로 변환.2. BCD 수를 디코딩하고 7-세그먼트로 표시 ... 해 주는 디지털 시스템 구성.3. 모의실험용으로 결함을 만들어 놓은 회로의 고장 진단.사용 부품1. LED 4개2. 7447A BCD/10진 디코더3. MAN72 7-세그먼트 ... 디스플레이4. 4조 DIP 스위치5. 저항 : 330Ω 11개, 1.0kΩ 1개실험순서1.이 실험의 회로를 구성하기 전에 ‘실험 개요’의 ‘회로 결선’ 부분을 복습하도록 하여라. 이번

리포트 | 10페이지 | 2,000원 | 등록일 2015.10.19

다운로드 장바구니
논리회로실험 예비보고서2 CMOS 회로의 전기적 특성

2. CMOS 회로의 전기적 특성실험목적실험이론? Logic levels & noise margins: 일반적으로 디지털 회로의 전압은 여러 가지 요인들(회로의 구성, 전원전압 ... 및 접지의 변화, 신호 간의 간섭 등)에 의해 이상적인 값에서 벗어나 변동할 수 있는데, 이와 같은 변동은 회로 동작에 전기적인 잡음으로 작용하게 된다. 논리 게이트가 전기적인 ... 잡음의 영향에 얼마나 둔감한지는 noise margin에 의해 판단되어진다.논리값 0으로 인식될 수 있는 최소 입력 및 출력 전압을 각각V _{OH} `,V _{LH}이라 하

리포트 | 8페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
디지털논리회로실험 텀프로젝트

똥피하기 게임을 KIT에 구현- 디지털논리회로실험 프로젝트 최종 보고서 ?0. 목차- 서론- 본론- 결론- 참고문헌- 프로젝트 후기1.서론설계 구성 요소 : 목표 및 기준 설정

리포트 | 8페이지 | 2,000원 | 등록일 2013.02.11

다운로드 장바구니
아주대학교 논리회로실험 설계 에비보고서

[설계 Project. Up/Down Counter 설계]? 실험 목적- FPGA를 이용하여 Up ? Down Counter를 설계한다.? 작동 원리 설명1. 기능 설명- 보드

리포트 | 6페이지 | 1,500원 | 등록일 2016.06.16

다운로드 장바구니
[디지털공학 및 실험] 실험1 : 논리 게이트의 동작

교과목명: 61518A (01)디지털공학 및 실험페 이 지:5page실험일자:2013. 9. 9시 간:15:30~17:30실험 1 : 논리게이트의 동작과제제출일정레포트순번#1요청 ... 일2013. 9. 9마감일2013. 9. 15제출일2013. 9. 15과목명디지털공학 및 실험담당 교수강병익교수님학과군사학과학년3학년학번11312029이름이태훈실험 1 : 논리 ... 게이트의 동작1. 실험 목적① AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 구조 및 기능을 습득한다.② 부울 대수를 사용한 논리회로

리포트 | 5페이지 | 1,000원 | 등록일 2013.09.20

다운로드 장바구니
논리회로실험) Register / Shift register 결과

결 과 보 고 서9 주차실험 8 : register / shift register1. 실험 과정- 본 실험의 목적은 Register와 shift register, ring c ... 하고 익숙해지는데 있다.* 이번 실험은 지난 실험( Latch / Flipflop )에 이어 New Project를 할 때 필요한 Register 와 Ring counter 의 .v 파일 ... ]110000001000000012010100000001000030100100000001000401100100001001005011Ring counter는 clk이 인가되는 순간과 sel 의 값에 영향을 미친다고 볼 수 있다.* 실험 분석- 이번 실험에서는 Register 회로를 구현하고 그 회로에 대한

리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
논리회로실험) Mux and Demux 결과

결 과 보 고 서6주차실험 5 : MUX and DEMUX1. 실험 과정- 이번 실험은 Multiplexer ( MUX ) 와 Demultiplexer ( DEMUX ) 의 원리 ... 를 이해하고 , 직접 Quartus II Schematic을 이용하여 구현한 후, ModelSim과 DE2 - 115 FPGA를 이용하여 검증하는 실험이다. 중요 핵심은 MUX ... 와 DEMUX 에 입력 값을 넣으면서 나타나는 출력 결과 값을 확인하고 두 가지 plexer 의 차이와 각각의 특성을 이해하는 것에 그 목적이 있다.* 이번 실험은 기존에 있던 실험

리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
논리회로실험) ALU 예비보고서

장치라고 부른다. ALU 은 지난 실험 간에 사용되었던, AND, OR, XOR, NOT 등의 GATE 회로들을 포함하여, 덧셈, 뺄셈, 곱셈, 나눗셈 등을 수행하는 연산 논리회로 ... 값의 크기가 ‘크다’, ‘작다’ 등으로 비교를 한다.- 논리 연산 장치이전 실험에서 다루었던 논리 연산자들 AND , OR , XOR, NOT 등의 GATE를 통해 그 수 치를 ... 예 비 보 고 서12주차실험 11 : ALU1. 실험 목적- ALU 의 원리를 이해하고, 특성을 실험으로 익힌다.2. 기본 실험 이론* ALU 란 무엇인가? ??- ALU

리포트 | 3페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
01-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #1 기본게이트 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 : A ... 반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 3. 11논리회로설계 실험 예비보고서 #1실험 1. 기본 게이트 설계1. 실험 목표VHDL의 기본개념 ... 는 PAL 개념의 확장이다. 일반적으로, CPLD는 프로그램 가능한 연결선 행렬 구조와 더불어 PAL과 같은 로직 블록으로 구성된 IC이다. 보통 CPLD는 500~10,000개의 논리

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
아주대 논리회로실험 실험2 CMOS회로의 전기적 특성 예비보고서

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/20과목명: 논리회로실험교수명: 이정원분 반:학 번:성 명:2. CMOS회로의 전기적 특성실험목적 ... CMOS 회로의 전기적 특성 이해실험이론Logic levels & DC noise margins논리 소자의 logic level 판정 방식논리소자는 보통 0~1.5V의 전압을 LOW ... , 3.5~5V사이의 전압을 받을 때 HIGH로 인식한다.noise margin이란논리 회로의 동작을 방해하지 않는 입력 전압의 최대 허용 값이다. 입력전압과 출력전압의 차이로도볼

리포트 | 10페이지 | 1,000원 | 등록일 2016.09.21

다운로드 장바구니
논리회로실험) Counter/ Timer 결과레포트

결 과 보 고 서11 주차실험 10 : Counter & Timer1. 실험 과정- 본 실험의 목적은 Up & Down Counter의 논리와 회로를 이해하고, 타이머의 특성 및 ... 동작에 대한 이해를 바탕으로 그것을 실험을 통해 익히는 데 있다. 실험은 Quartus II를 이용하여 회로를 구현하고, FPGA 에 연결하여 회로 결과를 확인 ... 하고 Modelsim을 이용하여 파형을 확인한다.* 본 실험에서는 첫 번째 과정에서 Up-counter의 회로를 Quartus II를 이용하여 구현하고 DE2 - 115와 Modelsim의 파형

리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니

이전10개 24 25 26 27 282930 31 32 33 다음10개

파워링크

신청하기