"phase-locked loop"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

중앙대학교 실습6 PLL 위상제어루프 cis phase locked loop 아날로그 matlab Lock in

판매자 표지는 다운로드시 포함되지 않습니다.

"phase-locked loop" 검색결과 41-60 / 183건

샘플-홀드 커패시터와 전압제어발진기 신호에 동작하는 피드포워드 루프필터를 가진 단방향 전하펌프를 가진 위상고정루프 (A PLL with an Unipolar Charge Pump and a Loop Filter consisting of Sample-Hold Capacitor and FVCO-sampled Feedforward Filter)

한국정보전자통신기술학회 한대현

논문 | 7페이지 | 무료 | 등록일 2025.04.09 | 수정일 2025.05.08

다운로드
판매자 표지

PLL 예비보고서

실험 제목: Phase locked Loop실험에 관련된 이론사용 TI 보드 - Analog System Lab Kit PRO(Texas instrument)해당 ASLK PRO ... 은 그러한 점을 감안한 블록도이다.Feedback loop에 Divider를 추가하여 noise 없는 저주파 상태에서 Phase Detect를 하는 것이다.실험회로 및 시뮬레이션 결과 ... 는 세개의 범용 operational amplifier(TL082) 와 TI사의 제품인 세개의 wide-bandwidth precision analog multipliers

리포트 | 4페이지 | 1,000원 | 등록일 2022.05.01

다운로드 장바구니
판매자 표지

아날로그및디지털설계실습 예비보고서 6주차

동기화(Phase Locking) 원리를 이해한다.1-2. 실습 준비물부품저항 100kΩ, 1/2W, 5%3개저항 1kΩ, 1/2W, 5%2개저항 5.1kΩ, 1/2W, 5%1개저항 ... 루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다.위상 제어 루프(Phase Locked Loops)는 전압제어 발진기(VCO)의 출력 위상을 입력 신호의 위상 ... 신호의 위상에 고정하게 되면 출력 주파수는 입력 신호의 주파수로 고정되게 된다. PLL의 기본 3가지 요소는 위상 검출기(Phase Detector), 루프 필터(Loop

리포트 | 12페이지 | 1,000원 | 등록일 2025.07.26

다운로드 장바구니
판매자 표지

A+ 중앙대 아날로그및디지털회로설계실습 족보 시험자료, 02 03 04 05 06 07 08 09 10

)phase detector-> 입력과 출력 파형의 차이를 출력함.충전 방전하면서 위와 같은 빨간색의 output이 나오게 된다.✅ 위상 제어 루프 (Phase Locked Loop ... ]✅ 전압제어 발진기✅ 적분기 회로둘 다 모두 선형적인 식이 나오게 되고 기울기는 저항들에 의해서 결정되게 된다.[실습 06]✅ 위상 제어 루프 (Phase Locked Loop ... [실습 02]✅ SMPS – 일정한 직류전압을 부하에 공급해주는 직류 인정화 전원이다.DC/DC converter 이랑 부궤환 제어 회로 PWM으로 구성됨.부궤환 제어 회로

시험자료 | 16페이지 | 2,000원 | 등록일 2024.03.13 | 수정일 2024.03.20

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습 설계실습 6. 위상 제어 루프(PLL) A+ 예비보고서

하고 실제 사용되는 분야에 대하여 서술한다. 위상 제어 루프 (Phase Locked Loops)란 전압제어 발진기의 출력 위상을 입력신호의 위상과 비교하여 두 입력 위상차로 전압제어 ... 발진기를 제어하는 피드백 시스템이다. 그리고 PLL은 위상 검출기 (Phase Detector), 루프 필터 (Loop Filter), 가변 발진기 (Voltage ... 6-1. 실습목적 : Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인한다.6-2. 실습 준비물* 부품저항 100, 1/2W

리포트 | 11페이지 | 1,000원 | 등록일 2022.09.15

다운로드 장바구니
DC 오프셋 제거 성능을 갖는 단상 PLL 설계 (Design of Single-Phase PLL with DC Offset Rejection)

대한전기학회 이찬기, 이광운, 김상일

논문 | 8페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
고선형성을 갖는 Ka대역 FMCW 센서 (Ka-Band FMCW Sensor with High Linearity)

한국전자파학회 김재환, 이성주, 권혁자, 양영구

논문 | 8페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
3상 계통연계형 인버터를 위한 SRF-PLL 시스템의 동특성 개선 (Enhanced Dynamic Response of SRF-PLL System in a 3 Phase Grid-Connected Inverter)

전력전자학회 최형진, 정승기, 최주엽, 최익, 송승호

논문 | 8페이지 | 무료 | 등록일 2025.03.03 | 수정일 2025.03.06

다운로드
T-DMB/DAB/FM 수신기를 위한광대역 델타시그마 분수분주형 주파수합성기 (A Wideband ΔΣ Frequency Synthesizer for T-DMB/DAB/FM Applications in 0.13 μm CMOS)

대한전자공학회 신재욱, 신현철

논문 | 8페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
[A+] 중앙대 아날로그 및 디지털 회로설계실습 위상제어루프(PLL) 예비보고서

의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.7-2. 실습 준비물부품저항 100 Ω, 1/2W, 5%3개저항 1 ... ynchronization)가 필요하다. 바로 이렇게 주기적 신호의 위상을 원하는 대로, 고정시켜주기 위해 만들어진 회로가 과 같은 위상 제어 루프 (Phase Locked Loop ... :PLL)이다.아래 와 같이 위상 제어 루프(Phase Locked Loop)는 기본적으로 세 가지 요소로 그 역할이 나뉘어진다.< 그림 2. Phase Locked Loop:PLL

리포트 | 17페이지 | 1,500원 | 등록일 2021.09.01

다운로드 장바구니
아날로그및디지털회로설계실습 7주차 위상제어루프

아날로그 및 디지털회로 설계실습예비 REPORT7. 위상 제어 루프 (Phase Locked Loops)분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 위상 제어 루프 회로 ... 제어 루프 회로를 구성하여 주파수 동기화 (Phase Locking) 원리를 이해한다.2. 실험결과1-3-1 위상제어루프의 용도이론부의 위상 제어 루프를 이해하여 요약, 설명 ... 의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화 (Phase Locking) 원리를 이해한다.1. 서론위상 제어 루프 회로의 이론을 학습하고 간단한 위상

리포트 | 9페이지 | 1,000원 | 등록일 2021.12.15

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 예비보고서6

동기화 (Phase Locking) 원리를 이해한다.2. 실습 준비물부품저항 100 Ω , 1/2 W, 5%3 개저항 1 kΩ , 1/2 W, 5%2 개저항 5.1 kΩ , 1/2 ... Phase detector2. 루프 필터 Loop filter3. VCO1. 위상 검출기 Phase detector발진기의 입력과 출력 파형의 위상을 비교하여 그 차이에 해당 ... 을 관찰하고 제시한다.-> run time 0~1ms-> run time 0~3msXOR gate 출력단, Loop filter 출력단, VCO 출력단1. 위상검출기(XOR gate

리포트 | 12페이지 | 1,500원 | 등록일 2022.09.14

다운로드 장바구니
[A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 6. 위상 제어 루프기(PLL)

신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템이다.위상제어루프 (Phase Locked Loop)는 위상 검출기(Phase ... 실습 6. 위상 제어 루프기(PLL)실습목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화 (Phase Locking) 원리를 이해 ... 한다.설계실습계획서2-1 위상제어루프의 용도이론부의 위상 제어 루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다.위상제어루프는 전압제어 발진기의 출력 위상을 입력

리포트 | 9페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
단상 인버터 시스템에서 영 전압 근처 전압 강하 검출 기법에 관한 연구 (The Study on Sag Detecting Scheme around Zero Crossing Voltage for Single-Phase Inverter System)

한국조명.전기설비학회 이우철

논문 | 9페이지 | 무료 | 등록일 2025.06.12 | 수정일 2025.06.16

다운로드
판매자 표지

PLL 결과보고서

실험 제목: PLL(Phase locked Loop) 회로요약문이번 실험은 PLL 회로를 구성하고 입력신호의 주파수를 조절해가면서 PLL 회로의 정상작동범위(Capture ... Range 와 Lock Range)를 찾아 표에 기록하여 두개의 범위를 비교하는 것입니다.실험결과로는 non-running frequency는 52kHz, Capture Range ... Range를 가진 것을 확인했습니다. 다만 이론과 다르게 두 Range의 low-Capture pointlow-lock point는 1.8kHz, high-Capture

리포트 | 3페이지 | 1,000원 | 등록일 2022.05.01

다운로드 장바구니
마이크로 공진형 센서의 주파수 및 진폭 제어 (Frequency and Amplitude Control of Micro Resonant Sensors)

제어·로봇·시스템학회 박성수

논문 | 7페이지 | 무료 | 등록일 2025.04.21 | 수정일 2025.05.13

다운로드
국부발진기 안정도를 고려한 저전력 근거리 RF 시스템 설계에 관한 연구 (A Study of Low-Power Short-Range RF System Design Based on Local Oscillator Stability Consideration)

한국통신학회 김정욱, 김성욱, 이석재, 이대웅, 안달, 안진호, 한상민

논문 | 7페이지 | 무료 | 등록일 2025.06.04 | 수정일 2025.06.09

다운로드
[A+]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프 (Phase Locked Loops) 예비보고서

기의 파형은 일정한 형태지게 되고 루프필터를 통과한 전압도 고정되어 위상이 고정된다.6-1. 실습목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다. ... 하여 만들며, VCO의 입력에 연결하면 VCO의 주파수가 주기적으로 변하는 모양이 될 것이다. VCO의 출력과 기준 신호가 위상 검출기에 인가되면 위상 차이에 해당되는 파형이 loop ... filter에 인가되고, loop filter 는 저대역 통과 필터이므로 위상 검출기의 평균 전압만을 발진기의 입력으로 되돌리게 된다.발진기의 출력과 기준 파형의 주파수가 다르

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.02

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 결과보고서6

Storage Oscilloscope1. 서론위상 제어 루프(Phase Locked Loops)는 전압제어 발진기(VCO)의 출력 위상을 입력 신호의 위상과 비교하여 두 입력의 위상 차이 ... 주파수는 입력 신호의 주파수로 고정되게 된다. 즉, 출력 위상의 차이 로 주파수의 차이는 이 된다.PLL은 위상 검출기(Phase Detector), 루프 필터(Loop ... 아날로그 및 디지털 회로 설계실습결과보고서 66. 위상 제어 루프(PLL)요약:6-4-1) PLL 회로를 회로도와 같이 설계하고 측정 5Vpp, 5kHz의 입력파형을 넣어준 결과

리포트 | 14페이지 | 1,000원 | 등록일 2025.06.29

다운로드 장바구니
실습 6. 위상 제어 루프(PLL) 예비보고서

실습 6. 위상 제어 루프(PLL)6-1. 실습목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화 (Phase Locking) 원리 ... 평균전압과 같은 전압이 된다.Loop filter 의 입력이 펄스파이기 때문에 충전, 방전을 반복하는 리플이 있는 파형이 관찰된다.그림 6-2 위상제어루프 회로6-3-5 VCO ... .4209VVCO 의 Gain (주파수 변화/Vc 의 변화)6-3-6 위상제어루프의 Loop Filter(A) Loop Filter의 cutoff frequency (1/2πRC

리포트 | 14페이지 | 2,000원 | 등록일 2022.09.19

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

신청하기