[A+]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프 (Phase Locked Loops) 예비보고서

소개글

"중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프 (Phase Locked Loops) 예비보고서"에 대한 내용입니다.
중앙대학교 전자전기공학부 3학년 2학기 실습 아날로그및디지털회로설계실습 A+받은 예비보고서입니다!

목차

1. 서론

2. 실습목적

3. 실습 준비물

4. 설계실습 계획서
1) 위상제어루프의 용도
2) Datasheet
3) 위상검출기
4) 위상제어루프 설계
5) VCO의 Gain
6) 위상제어루프의 Loop Filter

5. 결론

본문내용

1. 서론
VCO의 출력 위상을 입력 신호의 위상과 비교하여 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템이다.

PLL은 1. 위상 검출기 2. 루프 필터 3. 가변 발진기 의 세 가지 요소로 구성되어 있다.

위상 검출기는 발진기의 입력과 출력 파형의 위상을 비교하여 그 차이에 해당하는 파형을 출력한다. 주로 XOR 게이트를 사용하여 만들며, VCO의 입력에 연결하면 VCO의 주파수가 주기적으로 변하는 모양이 될 것이다.

VCO의 출력과 기준 신호가 위상 검출기에 인가되면 위상 차이에 해당되는 파형이 loop filter에 인가되고, loop filter 는 저대역 통과 필터이므로 위상 검출기의 평균 전압만을 발진기의 입력으로 되돌리게 된다.
발진기의 출력과 기준 파형의 주파수가 다르다면 두 신호의 위상이 다르게 되므로 위상 검출기의 출력 파형은 계속 변하게 되고 이에 따라서 출력 전압도 천천히 변하게 된다.
발진기의 출력과 기준 파형의 주파수가 같아지면 위상 검출기의 파형은 일정한 형태지게 되고 루프필터를 통과한 전압도 고정되어 위상이 고정된다.

6-1. 실습목적
위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.

참고 자료

없음