• 전문가 요청 쿠폰 이벤트
  • 통합검색(179)
  • 리포트(158)
  • 논문(19)
  • 시험자료(1)
  • ppt테마(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

2stage cmos 8array 7segment awgn tft piezo ox 16진수 two stage op amp
AI
AI 글쓰기
'Source array' 초안, 3분이면 완성
AI가 맞춤 레포트 초안을 작성해 드립니다.
지금 시작하기 →
판매자 표지는 다운로드시 포함되지 않습니다.

"Source array" 검색결과 41-60 / 179건

  • 자료 표지
    [기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 예비보고서
    display를 Verilog HDL을 이용하여 설계하고, FPGA를 통하여 검증하는 방법을 익힌다회로부품Field Programmable Gate Array(FPGA ... 후 “Create New Project” 클릭하고 Nexys4 FPGA Board를 선택한 후 실행한다② Make a Module 단계 ? Add Sources에 들어가 Seven-segment display 모듈을 생성한다
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01
    장바구니 다운로드
  • 자료 표지
    Lab#07 Sequential Logic Design2
    에 의존하게 된다. 일반적으로 상태의 수를 줄이는데 사용된다.2. Materials & Method가. Materials-FPGA(Filed Programmable Gate Array ... 한다.(Top level Source : HDL)나) Verilog 소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스작성 후 ... ) Mealy machine가) 프로젝트를 생성한다.(Top level Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정
    Non-Ai HUMAN
    | 리포트 | 23페이지 | 1,500원 | 등록일 2016.09.11
    장바구니 다운로드
  • 자료 표지
    Lab#04 Combinational Logic Design 1
    의 Subtract 연산을 수행할 수 있다.2. Materials & Method가. Materials-FPGA(Filed Programmable Gate Array)-XC3S200 ... level Source : HDL)나) Verilog 소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스작성 후 ... Adder Logic design가) 프로젝트를 생성한다.(Top level Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정
    Non-Ai HUMAN
    | 리포트 | 24페이지 | 1,500원 | 등록일 2016.09.11
    장바구니 다운로드
  • 자료 표지
    [도시재생] 캠퍼스타운 해외사례_Seattle과 Washington University
    ) 벤처 기업들도 연쇄적으로 시애틀로 이동함. 이로 인해, 시애틀은 보잉 위기에서 벗어나 새로운 첨단 하이테크 기업들이 성공하는 도시로 됨.2007년~Source : Seattle ... Challengehttps://govex.jhu.edu/wiki/the-smart-city/*3-1. City of Seattle과 UW의 스마트시티 프로젝트Array of ... Seattle가 센서를 소유 · 설치 · 관리하며, UW에서 데이터를 수집하고 관리하는 역할Array of Things(AoT)Seattle City Light Advanced
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 3,000원 | 등록일 2017.11.23 | 수정일 2017.12.04
    장바구니 다운로드
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Post
    은 right shift로 진행하였다.Results[응용] Text LCD에 학번 및 이름 표시Source CodeSource CodePin Assignment ... 를 array로 define 해 둔다면, 필요할 때마다 호출하여 readability가 뛰어나고 reusable한 source code를 작성할 수 있을 것이다.LCD를 Display하기
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    장바구니 다운로드
  • 자료 표지
    Lab#02 [HBE-ComboⅡ-SE] board [Xilinx Spartan3] FPGA chip [ISE] digital design tool
    ) Design Method 선택 Project > New File선택(2) Port, Direction, Bus 설정포트이름과, 방향, 버스데이터를 입력한다.(3) Edit Source(4 ... ) Language TemplateEidt > Language Template에서 HDL의 기본 Template를 제공Text Editor(HDL Source)ISE ... & MethodMaterials-FPGA(Filed Programmable Gate Array)-XC3S200-Xilinx ISE.-ISim (simulator)-XST (Synthesis tool
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 1,500원 | 등록일 2016.09.11
    장바구니 다운로드
  • 자료 표지
    경북대학교 전자공학실험1 올A+ 결과보고서 7장
    하기 위해 selecting 속도를 높이면, MUX 와 DEMUX 의 switching 속도가 빨라져서 Data delay time이 줄어들어, 동시에 여러 Data Source ... 디코더는 2^n 개의 모든 minterm 출력을 내는 AND array 로 보면 n 개의 입력변수를 갖는 조합논리회로 설계에 유용할 수 있다. 3x8 디코더를 이용하여 전가산기를 구현하라.
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 3,000원 | 등록일 2015.11.03 | 수정일 2022.03.28
    장바구니 다운로드
  • 자료 표지
    Lab#08 Application Design1
    & Method가. Materials-FPGA(Filed Programmable Gate Array)-XC3S200-Xilinx ISE.-ISim (simulator)-XST ... (Synthesis tool)나. Methods1) Static 7-Segment Design가) 프로젝트를 생성한다.(Top level Source : HDL)나) Verilog 소스 ... level Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스 작성 후 시뮬
    Non-Ai HUMAN
    | 리포트 | 30페이지 | 1,500원 | 등록일 2016.09.11
    장바구니 다운로드
  • 자료 표지
    Lab#05 Combinational Logic Design 2
    & Method가. Materials-FPGA(Filed Programmable Gate Array)-XC3S200-Xilinx ISE.-ISim (simulator)-XST ... (Synthesis tool)나. Methods1) 3:8 Decoder Logic design가) 프로젝트를 생성한다.(Top level Source : HDL)나) Verilog ... level Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스 작성 후
    Non-Ai HUMAN
    | 리포트 | 26페이지 | 1,500원 | 등록일 2016.09.11
    장바구니 다운로드
  • 자료 표지
    비주얼베이직(C++)을 이용한 비오사바르법칙 유도 설명
    about this Report.2. Explain about C++ Source........................... 3.p- Write down C++ Source ... ............................................ Hand out2. Explain about C++ Source#include #include ... _num=0, F_den=0;double F_den_temp;double sum=0;double sum_array[40]={0}; // 배열 자리수를 지정해줍니다. (40자리)for(x=-15; x 결과값 출력
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2012.10.30
    장바구니 다운로드
  • 자료 표지
    논리회로실험 2014 Memory
    . Sources & Results1) VHDL sourceRAMlibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_arith.ALL; - ... of ram istype ram_type is array( 15 downto 0 ) of std_logic_vector( 3 downto 0);-- 사용자 지정 데이터 타입 설정
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2014.11.05
    장바구니 다운로드
  • 자료 표지
    Flexible Display 상용화를 위한 Encapsulation 기술의 개선 방안
    2010Display mode LCD OLED TFT Array a-Si TFT OTFT Substrate Plastic Film Thin Glass E-Paper LTPS Metal ... Display 의 궁극적인 기판 기술 ☞ 플라스틱TFT Flexible Display 개발방향 Gate Substrate Si Source Drain SiNx Gate ... Substrate Dielectric Layer Source Drain Organic 기존 TFT OTFT 공정온도 400˚C 이상 150 ~ 200˚C 취성 높음 낮음 출처 : Flexible
    Non-Ai HUMAN
    | 리포트 | 33페이지 | 2,000원 | 등록일 2013.12.31 | 수정일 2016.06.11
    장바구니 다운로드
  • 자료 표지
    FINAL Project booth multiplier 와 carry Look ahead adder를 이용한 자판기 설계
    는 booth 알고리즘을 통하여 설계하고 adder는 carry look ahead adder를 설계한 후 array Multiplier와 carry-ripple adder ... mux HEX04bitX3 adder 동전반환기상품개수multiflier 2's complement상품가격HEX7 HEX6 HEX5CLK =2. Verilog Source
    Non-Ai HUMAN
    | 리포트 | 22페이지 | 5,000원 | 등록일 2018.04.04
    장바구니 다운로드
  • 자료 표지
    [물리전자공학] Slilicon light source에 대한 고찰
    0. Title : Silicon Light Sources1. Student2. Survey Results1) VACUUM-SEALED SILICON MICROMACHINED ... INCANDESCENT LIGHT SOURCE백열성의 Silicon Light Source 는 nitride Silicon 으로 코팅하여 진공 처리된 구멍으로 둘러싸 heavily ... POROUS SILICON ? A NOVEL WHITE LIGHT SOURCE이번 연구 논문에서는 직접적인 선형 광루미네선스와 up-conversion 방출로 인하여, Er / Yb
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 2,500원 | 등록일 2014.10.19
    장바구니 다운로드
  • 자료 표지
    [자료구조론] - C언어 Graph, Sort
    (이름)1. Graph(1) Program Source Code#include #include #define INT_MAX100000#define MAX_VERTICES7 ... 고, 갈수 있는 길만 찾아가며, 가장 cost가 적게드는 방향으로 가도록 프로그램을 구성하였다.2. Sort(1) Program Source Code#include #include ... theresulting list a[1:i+1] is also ordered, the array amust have space allocated for at least i+2
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2014.05.06
    장바구니 다운로드
  • 자료 표지
    전기전자프로그래밍 8. bubble & heap
    하긴 했습니다. 이 실습은 자료에서 정보를 분류하는데 많은 도움이 되는 정렬 두가지를 했습니다.6. Source Code (with suitable comments)#include ... n, *list, signature,i;/* enter size of data array and prepare memory */printf("Enter size of array
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2014.08.15
    장바구니 다운로드
  • 자료 표지
    전전컴설계실험1-6주차예비
    & Vector2~9단 까지의 구구단 표를 작성하여 print하는 MATLAB 프로그램을 작성하고 Source Code와 Run 결과를 report에 삽입하시오.100미터 높이의 건물 ... 의 운동 에너지 값 (질량 = 1g)Array & Plotting (별다른 사항이 없을 경우 0≤≤2sec구간에서 1,000/로 하시오)1=sin21, 1=4의 파형을 하시오2=s ... -실험방법-Procedure of Lab 1. Array 와 Plotting의 파형을 plotting 한다.의 파형을 하나의 chart에 함께 plotting 하시오. 가 어느
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    장바구니 다운로드
  • 자료 표지
    Lab#03 Verilog HDL
    까지 값을 유지한다.4) Verilog HDL의 연산자2. Materials & Method가. Materials-FPGA(Filed Programmable Gate Array) ... Source : HDL나) FPGA Chip Select(1) Familly : Spartan3(2) Device : XC3S200(3) Package : PQ208(4) Speed
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 1,500원 | 등록일 2016.09.11
    장바구니 다운로드
  • 자료 표지
    메카트로닉스 장애물 제거 로봇
    1286. Exercise7. Manufacture8. Algorism9. C-Source CodeⅢ. DiscussionⅣ. ReferenceⅠ. Summary1. Objective ... robot의 장애물 제거 알고리즘에 대해 논의하고 설계- C-Source Code 작성D. 2015년 12월 14일- Obstacle-cleaning mobile robot ... 값 저장eeprom char beta;eeprom long array1[5]; // Chip 프로그램 시에 EEPROM에 문자열 저장eeprom char string
    Non-Ai HUMAN
    | 리포트 | 72페이지 | 5,000원 | 등록일 2016.04.03
    장바구니 다운로드
  • 자료 표지
    [전자전기프로그래밍] 정렬(sorting)
    만 바꾸면 내림차순도 가능하겠다는 생각이 들었다. 응용이 많이 되는 부분이라는 것을 느꼈다.6. Source Code (with suitable comments ... listchar yesno[10]; // either yes or nodo {/* enter size of data array and prepare memory */printf ... ("\nEnter size of array : ");scanf("%d", &n);list = (int *)malloc(n*sizeof(int));if(!list) {fprintf(stderr
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 2,500원 | 등록일 2014.05.22
    장바구니 다운로드
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2026년 04월 05일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
2:20 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기