"아날로그및"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

결과보고서11 atmega128 중앙대 아날로그 smps 3.스텝모터 예비 plc stopwatch 설계 래치와 플립플롭 신호발생기 labview 양자화

"아날로그및" 검색결과 401-420 / 13,342건

판매자 표지는 다운로드시 포함되지 않습니다.

2. Switching Mode Power Supply (SMPS) 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

아날로그 및 디지털 회로 설계 실습-실습 2 예비보고서-Switching Mode Power Supply (SMPS)학과 :담당 교수님 :제출일 :조 :학번 / 이름 :2-1 ... = { TRIANGLE i} over {8 }T _{ s} 출력전압 및 전하량과의 관계와TRIANGLE i= { V _{ o} } over { L}D 'T _{ s}식을 대입하면TRIANGLE V ... .min} 이다.이를 출력전압V _{o} =2.5V 을 토대로 옴의 법칙에 의해R=11.74Ω 이 나온다.이때i _{L}은 연속 및 불연속 경계 조건의 최솟값이므로 더 작아져서

리포트 | 6페이지 | 1,000원 | 등록일 2022.09.06

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습 설계실습 8. 래치와 플립플롭 A+ 예비보고서

8-1. 실습목적 : 순차적 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.8-2. 실습 준비물* 부품NAND gate 74HC00 : 6개Inverter 74HC04 : 3개* 사용장비오실로스코프(Oscillo..

리포트 | 2페이지 | 1,000원 | 등록일 2022.09.15

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습 설계실습 7. 논리함수와 게이트 A+ 예비보고서

7-1. 실습목적 : Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인한다.6-2. 실습 준비물* 부품스위치 : 2개AND gate 74HC08 : 2개OR gate 74HC32 : 1개Inverter 74HC04 : 2..

리포트 | 3페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.22

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습 설계실습 4. 신호 발생기 A+ 예비보고서

다이오드를 달게 되었을 때 온전하게 인가된 전압인 15V가 출력되는 것을 출력 결과로 확인 할 수 있다. 교재의 이론부의 마지막 단락을 보면 그 이유를 짐작할 수 있다. Op 증폭기의 이 득이 1보다 큰 경우에는 포화로 인해 왜곡된 파형을 보인다. 그리고 이러한 문제점..

리포트 | 7페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.18

다운로드 장바구니
[A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 10. 7-segment / Decoder 회로 설계

실습 10. 7-segment / Decoder 회로 설계실습목적7-segment와 Decoder를 이해하고 관련 회로를 설계한다.설계실습계획서2-1 7-segment/Decoder 진리표아래 7-segment/Decoder 진리표를 작성한다.입력출력ABCDabcdef..

리포트 | 4페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 7-segment / Decoder 회로 설계 (13주차)

아날로그 및 디지털 회로설계실습13주차 7-segment / Decoder 회로 설계 과제1.7-segment LED의 특성이 Common Cathode type이라면 접지

리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 예비보고서9 4-bit Adder 회로 설계

아날로그및디지털회로설계실습 05분반 11주차 예비보고서설계실습 9. 4-bit Adder 회로 설계9-3-1 (A)전가산기 진리표ABCinSCout0

리포트 | 3페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계

을 출력으로 나타내는 회로인 가산기 회로를 설계해보았다. 본 실습 9를 통해 조합논리회로의 예시인 전가산기의 동작과 기능에 대해 학습할 수 있다.9-2. 설계실습 내용 및 분석9 ... -2-1 설계한 전가산기 회로의 구현 (2-level 로직 회로)설계실습계획서에서 그린 2-단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로

리포트 | 7페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.10

다운로드 장바구니
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 9. 4-bit Adder 회로 설계

(C) (B)에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로 직 회로를 설계한다.(B)에서 간소화한 불리언 식에 대한 2-level 회로는 [그림 1]과 [그림 2]와 같이 표현할 수 있다. [그..

리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06

다운로드 장바구니
[중앙대 아날로그및디지털회로설계실습]설계실습2(Switching Mode Power Supply(SMPS)) 결과보고서

실습 2. Switching Mode Power Supply(SMPS) 결과보고서201xxxxx 홍길동6조 : 홍길동 xxx xxx실험날짜 : 20190926제출날짜 : 20191010요약 : SMPS를 PWM-Buck Converter와 PWM-Boost Conver..

리포트 | 6페이지 | 1,000원 | 등록일 2020.08.11

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털회로 설계실습10 7-Segment/Decoder 회로 설계 예비보고서

아날로그 및 디지털 회로 설계 실습-실습 10 예비보고서-7-segment / Decoder 회로 설계학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.11

리포트 | 6페이지 | 1,000원 | 등록일 2021.09.06

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 예비보고서

1. 서론부울 대수는 변수, 상수, 연산자, 기본 공리 및 정리로 구성되어 있 다. 부울 대수에서 나타날 수 있는 상수 값은 ‘0’ 또는 ‘1’ 뿐이며 따라서 모든 변수의 값 ... 한 표현 및 Karnaugh 맵을 이용한 표현 등이 있다. 또한, 간략화 방법으로는 부울대수의 공리와 정리를 이용하는 방법, Karnaugh 맵을 이용하는 방법, 논리함수를 구현

리포트 | 7페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프 (Phase Locked Loops) 예비보고서

1. 서론VCO의 출력 위상을 입력 신호의 위상과 비교하여 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템이다.PLL은 1. 위상 검출기 2. 루프 필터 3. 가변 발진기 의 세 가지 요소로 구성되어 있다. 위상 검출기는 발진기의 입력과 출력 파형의..

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.02

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털회로 설계실습9 4-bit adder 회로 설계 예비보고서

아날로그 및 디지털 회로 설계 실습-실습 9 예비보고서-4-bit adder 회로 설계학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.11.XX(X)조

리포트 | 4페이지 | 1,000원 | 등록일 2021.09.06

다운로드 장바구니
9. 4-bit Adder 회로 설계 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

아날로그 및 디지털 회로 설계 실습-실습 9 결과보고서-4-bit Adder 회로 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :9-4. 설계실습 내용 및 분석9-4-1 ... 설계한 전가산기 회로의 구현(2-level 로직 회로)설계실습계획서에서 그린 2-단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로의 입력 ... gate)설계실습계획서에서 그린 XOR gate를 이용한 다단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로의 입력 단자와 출력 단자의 전압

리포트 | 4페이지 | 1,000원 | 등록일 2022.09.07

다운로드 장바구니
9. 4-bit Adder 회로 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

아날로그 및 디지털 회로 설계 실습-실습 9 예비보고서-4-bit Adder 회로 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :9-1. 실습목적조합논리회로의 설계 방법

리포트 | 4페이지 | 1,000원 | 등록일 2022.09.06

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습 설계실습 5. 전압제어 발진기 A+ 예비보고서

도록 회로를 설계 하시오.교재 ‘아날로그 및 디지털 회로 설계 실습 교재 p.47’에 의하면  는 다음과 같

리포트 | 10페이지 | 1,000원 | 등록일 2022.09.15

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습 설계실습 6. 위상 제어 루프(PLL) A+ 예비보고서

6-1. 실습목적 : Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인한다.6-2. 실습 준비물* 부품저항 100, 1/2W, 5% : 3개저항 1, 1/2W, 5% : 2개저항 5.1, 1/2W, 5% : 1개..

리포트 | 11페이지 | 1,000원 | 등록일 2022.09.15

다운로드 장바구니
10. 7-segment / Decoder 회로 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

아날로그 및 디지털 회로 설계 실습-실습 10 예비보고서-7-segment / Decoder 회로 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.11.18 ... 를 설계한다.3. 실습 준비실습 준비물부품저항 330Ω, 1/2W, 5%Decoder 74LS47Inverter 74HC047-SegmentSwitch8개1개8개1개4개사용장비 및

리포트 | 12페이지 | 1,000원 | 등록일 2022.11.01 | 수정일 2023.01.03

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 전가산기(4-bit adder) 예비

아날로그 및 디지털회로 설계 실습11주차 예비: 2-bit Adder 회로 설계전자전기공학부20160000 하대동고릴라1. 전가산기 설계(A) 전가산기에 대한 진리표를 작성

리포트 | 3페이지 | 1,500원 | 등록일 2020.12.23

다운로드 장바구니

이전10개 16 17 18 19 202122 23 24 25 다음10개

파워링크

신청하기