디지털 시스템 설계 및 실습 크기비교기 설계 verilog

소개글

"디지털 시스템 설계 및 실습 크기비교기 설계 verilog"에 대한 내용입니다.

목차

1. 실습목적

2. 비교기 이론 내용 기술

3. 진리표

4. 블록도

5. 코드
1) Comparator.v
2) tb_Comparator.v

6. 실습화면

본문내용

2. 비교기 이론 내용 기술
2bit 비교기를 사용하여 4bit인 두 수 a, b를 입력값으로 주게 되면 이를 2bit씩 쪼개어 두 개의 2bit 비교기 회로에서 비교한다.
첫 번째 2bit 비교기에서 이에 따른 값으로 a>b 이면 Gt_O = 1, a=b 이면 Eq_O = 1, a<b 이면 Lt_O = 1로 출력하며 이를 두 번째 2bit 비교기에 입력 값인 Gt_I, Eq_I, Lt_I 로 넘긴다. 또 나머지 2bit를 비교하여 나온 값을 최종 적인 Gt, Eq, Lt 값으로 출력한다.

<중 략>

5. 코드
1) Comparator.v
module Comparator_2bit(a, b, Gt_I, Eq_I, Lt_I, Gt_O, Eq_O, Lt_O);

input [1:0] a;
input [1:0] b;
input Gt_I, Eq_I, Lt_I;
output Gt_O, Eq_O, Lt_O;

참고 자료

없음