"논리함수와게이트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리게이트 조합 논리회로 아날로그 컴활 중앙대 논리함수 nand nor 논리식 디지털공학실험 컴퓨터구조 논리함수와게이트

"논리함수와게이트" 검색결과 381-400 / 862건

판매자 표지는 다운로드시 포함되지 않습니다.

논리게이트

기기17400 2입력 NAND 게이트17400 2입력 NOR 게이트1브레드 보드1함수 발생기15V 직류전압전원 장치1오실로스코프저항기 1kΩ3. 이론요약논리는 단지 두 개의 표준 ... 되어진다.AND, OR, INVERT 함수와 함께 다른 두 개의 기본 게이트는 논리 설계자에게 매우 중요하다. 그것들은 AND와 OR의 출력이 각각 반대로 되어진 NAND와 NOR게이트 ... 라 NAND와 NOR 게이트에 대한 진리표들을 조사하게 될 것이다. 만약 어떤 두 개의 진리표가 동일하다면, 그것을 표현한 논리도도 같다는 것을 명심한다.4. 실험순서논리 함수들1

리포트 | 6페이지 | 1,000원 | 등록일 2012.11.20

다운로드 장바구니
C언어로 2-bit 전가산기를 작성하여 마이크로프로세서에서의 C언어 사용법을 익힌다.

지트 합을 출력선에 산출하는 비트로 간주한다.반면에 진리표로 표현할 때나 논리 게이트로 회로를 구성할 때에 앞 문장에서와 동일한 2진 값을 부울 함수의 변수로 볼 수 있다. 이렇게 ... 와 같은 간단한 조합 논리 함수를 제작할 때조차 여러가지 다양한 선택이 있을 수 있음을 알 수 있다. (a)는 반가산기를 곱의 합으로 구현한 것이며, (b)는 합의 곱으로 구현한 것이 ... 일 때만 1이 된다. S는 입력이 둘 중 하나가 1일 때만 1이 된다. 두 출력에 대한 단순한 부울 함수들은 진리표로부터 직접 얻을 수 있다. 곱셈의 단순화된 합은 다음과 같

리포트 | 7페이지 | 1,000원 | 등록일 2013.05.24

다운로드 장바구니
[디지털공학 및 실험] 실험1 : 논리 게이트의 동작

게이트의 동작1. 실험 목적① AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 구조 및 기능을 습득한다.② 부울 대수를 사용한 논리회로 ... 교과목명: 61518A (01)디지털공학 및 실험페 이 지:5page실험일자:2013. 9. 9시 간:15:30~17:30실험 1 : 논리게이트의 동작과제제출일정레포트순번#1요청 ... (binary arithmetic)의 논리곱을 나타내는 논리 게이트로써, AND게이트에 인가되는 입력들의 논리값이 모두 1일 때만 출력의 논리 값이 1이 되는 논리연산 기능을 갖는다.OR

리포트 | 5페이지 | 1,000원 | 등록일 2013.09.20

다운로드 장바구니
[서평] 이산수학

항이 논리회로로 가면 게이트가 된다. 저자는 게이트의 기초를 3개(앤드, 오어, 낫)으로 설명했다. 다른 데서는 7개로 설명하는데도 있다. 익스클루시브 오어(EOR)를 추가 시키 ... 하고 직관적으로 이해할 수 있는 부분도 있다.수학으로 논리적 사고를 키워보겠다고 하는 분이라면 이산수학에서 출발해 보는 것을 추천 드린다. 수학은 구상화가 아니라 추상화다. 이해하기 ... 은 쓸 데가 없다고 했다).수학이 논리적 사고가 기초가 된다는 것은 6쪽이다.국가의 명령으로 군대에서 시간을 보내다 보면 제대일수를 헤아리다가 미칠 것 같은 느낌을 받는다. 특히나 나

리포트 | 3페이지 | 1,000원 | 등록일 2015.06.15

다운로드 장바구니
FPGA(PROM, PAL, PLA, FPGA)

함수 발생기라고 볼 수 있다. 그래서 2종의 ROM 메트릭스를 직렬로 결합한 형으로, 입력의 임의의 조합에 의한 논리함수의 발생을 가능하게 한 것이 PLA이다.PLA는 변수 ... 내부의 AND게이트와 OR게이트는 처음에는 그들 사이의 연결 고리들로 모두 연결되어 있다. 특정 불 함수들은 필요없는 연결 고리들은 끊고, 필요한 연결 고리들은 남겨둠으로써 곱의 합 ... Array)4-1. FPGA의 정의FPGA(field programmable gate array, 현장 프로그래머블 게이트 어레이)은 프로그래머블 논리 요소와 프로그래밍가능 내

리포트 | 2페이지 | 1,000원 | 등록일 2013.03.29 | 수정일 2015.09.30

다운로드 장바구니
전기전자공학

?논리회로란?논리 회로는 이상적으로 부울 함수을 물리적 장치에 구현한 것으로 논리 연산을 하나 이상의 논리적 입력값을 하나의 논리적 출력값을 생산한다. 문맥에 따라서 이상적인 ... 래치의 1, 0 변화 테스트를 하는 벤치 프로그램 제작이 쉽다.?조합회로입력 신호만으로 출력이 결정되는 회로이다.논리 게이트 : NOT, OR, AND, XOR등 기본이 되는 논리 ... 논리 회로라는 말을, 인스턴스에 대해서 상승 시간이 없고 무제한의 팬아웃이라고 해석하거나 비이상적 물리장치라고 해석하기도 한다?논리회로의 설계논리 회로의 설계는 논리식이나 진리표

리포트 | 6페이지 | 1,500원 | 등록일 2014.03.13

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험 14 D래치와 D플립플롭

NAND 게이트7404 6조 인버터7474 2조 D 플립플롭저항 : 330Ω 2개, 1.0kΩ 2개이론 요약지금까지 본 것처럼 조합논리(combinational logic) 회로 ... 실험 14D래치와 D플립플롭실험 목표래치(latch)가 SPDT 스위치의 바운스(bounce)를 제거하는 방법에 대한 증명.4개의 NAND 게이트와 하나의 인버터로부터 게이트 ... 된(gated) D 래치 구성과 테스트.D 플립플롭의 테스트 및 래치와 플립플롭에 대한 몇 가지 응용 회로 조사.사용 부품적색 LED녹색 LED7486 4조 XOR 게이트7400 4조

리포트 | 18페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
판매자 표지

컴퓨터 네트워크 연습문제 풀이

1장 디지탈 논리 회로2) 세 변수 XOR(홀수) 함수에 대한 진리표를 만들어라.x = A‘ B' C'ABCABABCx00 ... 으로 간소화하여라. 또 (a)AND-OR게이트들을(b)NAND-게이트들을 이용하여 논리도를 그려라.F(A,B,C,D) = ∑(0,2,8,9,10,11,14,15)12)네 변수 맵 ... 을 이용하여 다음 부울식을 합의 곱 형식으로 간소화하여라. 또(a)OR-AND게이트들을 (b)NOR게이트들을 이용하여 논리도를 그려라.F(w,x,y,z) = ∑(2,3,4,5,6,7

시험자료 | 3페이지 | 3,000원 | 등록일 2015.04.24

다운로드 장바구니
논리회로실험 예비1

한 논리식을 간단히 줄일 수 있음을 확인한다.2) 실험이론1. Gate논리회로에서 가장 기본적인 디지털 소자를 Gate라고 부른다. 하나의 게이트는 하나 이상의 입력을 가지 ... 1) 실험목적- Basic Logic Gate의 논리연산을 익히고, 실제 실험을 통해 AND, OR, NAND, NOR, XOR 등 Gate의 진리표를 작성하여 이와 비교하여본다 ... . 또한 이와같은 Gate를 이용하여 다른 Gate를 구성해본다.- 집합론에 등장하는 De Morgan의 법칙이 논리 회로에서 사용됨을 확인한다.- Boolean 대수를 통해 복잡

리포트 | 8페이지 | 1,500원 | 등록일 2016.09.04 | 수정일 2021.03.10

다운로드 장바구니
[논리게이트]논리게이트의 개요, 논리게이트와 기본논리게이트, 논리게이트와 다이오드논리게이트, 논리게이트와 트랜지스터논리게이트, 논리게이트와 게이트구현, 논리게이트와 범용게이트

논리게이트의 개요, 논리게이트와 기본논리게이트, 논리게이트와 다이오드논리게이트, 논리게이트와 트랜지스터논리게이트, 논리게이트와 게이트구현, 논리게이트와 범용게이트 분석Ⅰ. 논리 ... 게이트의 개요1. 기본적인 논리게이트2. 응용한 게이트1) 논리곱(AND)2) 논리합(OR)3) 논리부정(NOT)4) 배타적 논리합(EXCLUCIVE OR)3. 부울 대수1) 불 ... 대수 공리2) 불 대수 기본정리3) 교환 정리4) 결합 정리5) 분배 정리6) 부정 정리Ⅱ. 논리게이트와 기본논리게이트Ⅲ. 논리게이트와 다이오드논리게이트Ⅳ. 논리게이트와 트랜지스터

리포트 | 8페이지 | 5,000원 | 등록일 2013.02.24

다운로드 장바구니
디코더를 이용한 조합논리

(minterm)을 논리합하는 것이 논리함수 X를 실현한 것이므로, 디코더 출력에서 필요한 것을 OR게이트에 연결하면 논리함수가 실현된다.대부분의 디코더는 active-LOW 출력 ... 디코더를 이용한 조합논리1. 실험목적디코더를 이용한 다중 출력 조합 논리 회로를 구현한다.2. 실험부품 및 사용기기17408 AND 게이트17474 플립플롭174LS138 디코더 ... 을 가지므로, 선택된 출력은 LOW이고 그 외의 것들은 모두 HIGH이다. 그러므로 조합논리를 실현하기 위하여 그림 12-1과 같이 OR게이트 앞에서 인버팅 시키도록 한다. 이것

리포트 | 5페이지 | 1,000원 | 등록일 2012.11.20

다운로드 장바구니
[A+] 기초공학실험 레포트 자동차 경보기 시스템

함수를 이용한 수식과 같음을 알 수 있다.→ 위의 수식을 회로도를 만들기 위한 논리 게이트 수식으로 변환하면( K and bar{R} and bar{D} and O ) or ( K ... . 부울 함수위의 표를 부울 함수를 이용해 표현하면K bar{R} bar{D} O bar{B`} `+`K bar{R} bar{D} OB``+`KRD bar{O} B`+`KRDO ... 어서의 오차나 결함 등을 현저히 줄일 수 있다는 것은 여러 가지 이점이 있는 것이 사실이다.이번 실험을 하면서 프로그램 사용법과 부울 함수의 변환이 잘 이해가 가지 않아 조교분

리포트 | 4페이지 | 1,500원 | 등록일 2015.03.29

다운로드 장바구니
조합논리회로 2 멀티플렉서 예비보고서

하나만 출력 데이터Y로 선택됩니다. 이 때S _{1}S _{0}은 선택 신호라 합니다.그림 1 4-to-1 논리회로 그림 2 진리표위의 그림은 이 논리함수, 논리회로의 진리표입니다 ... ※최대한 요약을 하여 책의 내용이 빠질 수도 있음을 명시합니다.■실험 목적-조합논리회로의 또 다른 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인합니다.■멀티플렉서 ... 습니다. 그리고 라디오신호에는 38Khz 스위칭타임에 맞추기 위해 19Khz의 파일럿신호라고 하는 동기신호도 같이 보내 줍니다.그림 3 디멀티플렉서 논리 회로 그림 4 진리표위의 그림3은 1

리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
VHDL이란?

설계 언어이다. 사실 VHDL은 처음 미국 국방성의 집적회로 관련 업체들 상호간의 정보교환 및 문서화의 필요성에 의해 생겨났다. 즉 지금처럼 논리회로를 설계하고 구현할 수 있 ... 을 통일할 수 있게 되었다.2) 광범위한 유연성VHDL은 복잡한 제어 논리를 간결한 코드로 기술 할 수 있는 강력한 언어구조를 가지고 있다. 간단한 하드웨어 모듈의 구현뿐만 아니 ... 가 제공하는 다양한 기능을 고루 갖추고 있다. 예를 들어 함수, 연산자(operater) 등이 여러 가지 다양한 의미를 가지도록 프로그래밍 할 수 있다.3) 하향식(Top-Down

리포트 | 13페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 예비보고서

다. 논리 게이트 들의 조합으로 모델링 한다. 기본적이고, 회로의 기본 지식이 있는 사람들은 직관적으로 설계 할 수 있다.(나)게이트지연실제 회로에서 논리 게이트는 각각의 게이트 ... 할 경우. Module들의 집합이 하나의 시스템을 형성한다. C프로그램에서 MAIN함수가 나머지 함수들을 호출하여 함수들의 호출관계에 의해서 전체프로그램이 작동 ... 마다 지연을 갖고 있다. 일반적으로 프리미티브 게이트의 입력에서 출력으로 가는 지연은 3가지 형태가 있다.상승지연(게이트 출력이 1로 변하는 것과 관계), 하강지연(게이트 출력이 0

리포트 | 11페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험8 논리 회로 간소화

되는데, 진리표는 원하는 회로의 동작을 완벽하게 설명해 준다. 진리표로부터 읽은 출력 함수에 대한 표현식을 간소화시켜 회로를 구현할 수 있다.조합 논리 회로를 간소화 시키는 강력 ... 실험 8논리 회로 간소화실험목표▣ BCD 무효 코드 검출기에 대한 진리표 작성.▣ 카르노 맵(Karnaugh mpa)을 이용한 표현식의 간소화.▣ 간소화된 표현식을 구현하는 회로 ... 구성 및 테스트.▣ 회로 내의 ‘결함’에 대해 영향 예측.사용부품- 7400 NAND 게이트- LED- 저항 : 330Ω 1개, 1.0kΩ 4개- 4조 DIP 스위치 1개이론

리포트 | 24페이지 | 1,000원 | 등록일 2014.06.30

다운로드 장바구니
실험23 NAND, NOR 및 EXCLUSIVE-OR 게이트

1. 목적(1) NAND, NOR 및 EXCLUSIVE-OR 게이트의 기능을 공부한다.(2) 게이트의 회로기호, 진리표 및 부울 대수에 의한 논리함수의 표현 방법을 공부한다.(3 ... ) 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2. 이론1) NAND 게이트NAND 게이트의 출력을 모든 입력이 ‘1’일 때만 출력이 ‘0’이고 그 이외의 모든 입력조합 ... 에 대해서는 ‘1’을 출력한다. 즉, 회로의 기능은 모든 입력을 AND한 후 NOT하는 것과 같다. 두 개의 입력 A,B를 가지고 츨력이 Y인 NAND 게이트의 기능은 불리안 대수식

리포트 | 5페이지 | 1,000원 | 등록일 2014.05.17

다운로드 장바구니
논리대수와 드모르간 정리

게이트1LED1DIP 스위치15V 직류 전압전원 장치1디지털 멀티미터30.1 μF캐패시터저항기 1Ω3. 이론요약부울 대수는 논리적인 관계에 의해 결정되는 가설 · 정리 · 법칙의 집합 ... 에 제시된 것처럼, 하나의 OR 게이트와 함수 발생기로 실현될 수 있다. 함수 발생기로부터의 신호는 A로 표시되고 GND 신호는 0으로 표시된다. 함수 발생기와 동일한 출력을 보면 두 ... 논리대수와 드모르간 정리, 간소화1. 실험목적실험적으로 Boolean 대수의 여러 법칙을 증명한다.규칙 10과 11을 증명할 회로를 구성한다실험적으로 4입력 변수를 갖는 회로

리포트 | 4페이지 | 1,000원 | 등록일 2012.11.20

다운로드 장바구니
디지털공학실험 10/e 18장 결과보고서 입니다.

하여라. 함수 발생기의 주파수를 500kHz로 유지하여라. NAND 게이트의 출력을 주의깊게 살펴보아라. 도표 6에 관찰된 파형을 그려라. ⇒ NAND 게이트 하나를 추가 ... 하여 7493A의 모든 연결을 보여라. 실험보고서에 결과를 요약 정리하여라. ⇒ 업/다운 스위치를 닫게 되면 XOR 게이트에 LOW가 입력되어 A~D는 QA~QD와 같은 논리가 되 ... 어 기존과 같은 업 카운터이다. ⇒ 업/다운 스위치를 열게 되면 XOR 게이트에 HIGH가 입력되어 A~D는 QA~QD와 반대 논리가 되어 기존과 같은 다운 카운터이다.7. 결론 및

리포트 | 6페이지 | 1,500원 | 등록일 2013.02.21

다운로드 장바구니
8051 결과

위한 기본으로 행해져야 하는 실험이었기에 오차 같은 것이 없었다.※ Exclusive OR , XORXOR (exclusive-OR) 게이트는 논리의 "둘 중 하나"라는 식으로 동작 ... 2출력000011101110OR 게이트는 논리적 포함관계인 "or"의 방식으로 동작하기 때문에 그런 이름을 얻었다. 두 개의 입력중 하나만 "참"이어도 출력은 "참"이 되며, 만약 두 개의 입력이 모두 "거짓"이면 출력도 "거짓"이 된다. ... delay(int time){ // 시간을 지연시키기 위한 delay 함수를 시작한다while(--time); // 0이 될 때까지, time 값을 하나씩 감소한다.} // delay

리포트 | 3페이지 | 1,000원 | 등록일 2013.05.24

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기