"select adder설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

성균관대 cad 4bit adder substractor 4bit alu VHDL ALU 설계 booth multiplier Substracter

판매자 표지는 다운로드시 포함되지 않습니다.

"select adder설계" 검색결과 21-33 / 33건

VHDL을 이용한 16bit ALU 설계 및 파형

select값 S3S2 : in STD_LOGIC; --ALU Operation select값 S2S1 : in STD_LOGIC; --ALU Operation select값 S ... 1S0 : in STD_LOGIC; --ALU Operation select값 S0c_in : in STD_LOGIC; --ALU Operation select값 c inc_out ... Circuit >LIBRARY IEEE;use IEEE.STD_LOGIC_1164.ALL;entity BIT_ADDER isport( a, b, cin : in STD_LOGIC;s

리포트 | 18페이지 | 2,000원 | 등록일 2011.01.11

다운로드 장바구니
[디지털시스템실험(Verilog)] Arithmetic Logical Unit(ALU) 결과보고서

하도록 하였다.이후 32bit의 2to1 MUX 2개를 이용하여, 입력받은 alusign를 select bit으로 하여 적절한 값을 선택하도록 하였다. 이 결과값은 각각 '{op1 ... 하고, carry out값은 아무런 의미를 갖지 못하므로 trash[1]로 연결한다.op=3일 경우 add sp연산이 수행되며, result = data1+data3이다. 설계는 op ... =2의 경우와 같다. 결과값을 'op3'에 저장한다.op=4일 경우 subtract연산이 수행되어, result = data1-data2이다. 이전의 실험에서 설계한 32bit s

리포트 | 6페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
xilinx를 이용하여 4bitsadder 와 4bits comparator 만들기

. 참고문헌131.소개(1)실험 목적Full adder와 Half Adder를 VHDL코드로 작성하여 M bits 가산기와 비교기를 설계해 시뮬레이션 해보고 Spartan-3e보드 ... )timing simulation3.실험 결과3-1. 4bits adder-onebit adder vhdl 코드-fourbit adder vhdl코드simulation입력a ... 었습니다.)fulladder4 bit addertestbenchsimulation위에 교안과 같이 with select 구문을 쓴 것과 시뮬레이션이 같기 때문에 같은 시뮬레이션 사진을 넣었습니다.4

리포트 | 13페이지 | 1,000원 | 등록일 2010.10.07

다운로드 장바구니
VHDL을 이용한 ALU설계(소스코드포함)

, xor은 simulation program인 Modelsim내부에 명령어로 정의되어 있어 큰 어려움이 없었다.이번설계에 관하여 설명을 한다면 우선 Adder와 Substractor ... startwhen "0001" => --select signal이 0001일때는 Adder 동작s_1 ... 째 Project인 ALU설계의 과정은 다음과 같다. 우선 이번 Project에서 ALU내부에는 Adder, Substractor, Multiplier, xor, and, or 이렇게

리포트 | 9페이지 | 1,500원 | 등록일 2009.12.01

다운로드 장바구니
1-bit Full Adder and 8-bit carry select Adder Design

ry select adder를 만드는 실험이었다. 우선 대략적인 회로의 설계 모습을 본다면 다음과 같다.위의 실험에서 4개의 FA가 1개의 4 bit binary ripple ... bit carry select adder는 이렇게 해서 생긴 4 Bit binary ripple carry adder 2개와 Mux 5개를 연결하여 만든 Adder이다. 그리고 마지막 ... Full Adder를 만들었다.여기서 위의 Verilog File을 schematic File로 표현하기 위해서 create Symbol Files for current File

리포트 | 7페이지 | 3,000원 | 등록일 2010.01.29 | 수정일 2023.06.21

다운로드 장바구니
VHDL을 이용한 32 Bit Adder & Subtracter 제작

Overflow (음수, 뺄셈의 경우 비적용)- twos_comp MUX- select signal로는 check port 사용.- 1bit full adder◆ Simulation ... 를 이용하여 하나의 1비트 full adder를 만든 후 32개를 이어서 제작.- component 를 이용하여 뺄셈은 자동적으로 2's complement 로 변화.(InB를 1‘s ... omplement 변화를 하지만 초기 carry에 1을더하게 되어 2’s complement가 됨)- for generate를 이용 소스 크기 간소화.-- ::: full_adder

리포트 | 5페이지 | 1,000원 | 등록일 2008.12.26

다운로드 장바구니
멀티플렉서와 디멀티플렉서

-state buffer 등을 이용하여 멀티플렉서를 설계하는 방법을 익히고,디코더칩 74138, 74139 의 구조와 동작원리를 이해한다.2. 이론(1)멀티플렉서①멀티플렉서 란? ... lear 기능)A OR 0 = A(pass 기능)A OR 1 = 1(set 기능)이 성질을 이용하여 bit를 선택(switch or select)할 수 있다. 즉, 2개의 AND 게이트 ... 는 선택 입력인 S를 이용해 D0와 D1 중 어떤 것을 통과시키고(pass) 차단할(clear) 것인가를 결정할 수 있다.위의 식을 활용하여 설계를 하면 다음과 같이 truth

리포트 | 14페이지 | 1,000원 | 등록일 2010.12.20

다운로드 장바구니
논리설계 - 멀티플렉서를 MAX-PLUS II 로 실습을 한후 결과 보고서

제목- LAP # 7 멀티플렉서 / 디멀티플렉서 응용- 멀티플렉서와 디멀트플렉서를 응용한 기능설계에 대해 이해하고 응용한다.목적- 멀티플렉서 및 디멀티플렉서의 응용능력이 얻어진다 ... (selection line)이 특정한 입력선 을 선택하도록 제어하게 된다. (개의 입력선과 n개의 선택선으로 구성)간단히 ‘먹스’라고 하기도 하며 다중 입력 데이터를 단일 출력 ... : 디멀티플렉서를 이용한 2bit 감가산기- 디멀티플렉서의 선택선을 이용하여 각각 감산기와 가산기를 선택하여 동 작하게 한다.- full adder / full subtracter

리포트 | 6페이지 | 1,000원 | 등록일 2009.12.15

다운로드 장바구니
가산기 및 감산기

상에서의 동작을 확인한다.실험3)1. 4 Digit Adder 중 2 Digit Adder 회로를 설계하고 제작하여 동작을 검증한다.A ? (A + B) = A2. FPGA 보드를 사용 ... 하여 회로도를 작성하고 보드상에서의 동작을 확인한다.실험4)1. 2 Digit Adder-Subtractor 회로를 설계하고 제작하여 동작을 검증하라2. FPGA 보드를 사용 ... 식의 회로를 설계하고 동작을 검증실험 이었다.이 회로는 HA회로를 검증하는 실험으로 회로에서 1비트 입력A, 입력B 값을입력받아 carry와 sum의 값이 제대로 나오는지 직접

리포트 | 18페이지 | 2,000원 | 등록일 2009.05.28

다운로드 장바구니
Quartus 툴을 이용하여 verilog로 가감산기.간단한 ALU 구현하기

arithmetic and logic microoperations. The ALU has a number of selection lines used to determine the ... operation to be performed. The selection lines are decoded within the ALU, so that n selection lines can s ... 을 multiplexer라는 이름과 함께 16비트로 mux를 설계하는 부분.selectR 신호와 Areg신호, Z신호를 입력으로 하고 wire G를 출력으로 하는 mux선언부분

리포트 | 18페이지 | 9,000원 | 등록일 2007.12.09

다운로드 장바구니
디지털 시스템 설계 9장 연습문제(일부)

를 사용하라. 제어와 상태 신호의 모든 것은 분명히 표기하라.)Datapath 설계각각의 Mux는 SE(select enable)값을 통해 작동한다.Control ... Figure P9.35. Use only one adder(i.e., no adder-subtractor and no ALU) for all the arithmetic operations ... for the algorithm in figure p9.29, and write the control words for it. Use only one adder-subtractor

리포트 | 7페이지 | 3,500원 | 등록일 2007.06.11

다운로드 장바구니
디지털회로 설계의 기초 5장 연습문제 풀이

입력으로 몇 개의 어드레스 라인이 디코드 되어야 하는가?3개의 어드레스 라인이 디코드 되어 8개의 Chip Select가 된다.5.4 칩 선택입력(CS (chip select ... (multiplexer)ROW Decoder : A[7:0] + COLUMN Decoder A[10:8] = A[10:0]따라서 ROM의 크기는 11x1 이다.(나) 4-비트 가감산기(adder ... -subracter)4-비트 가감산기를 위해서는 4개의 4-to-1 Mux가 필요하다.그러므로 ROM의 크기는 24x3(다) 4-비트 이진수를 BCD로 변환하는 코드 변환기(c

리포트 | 6페이지 | 1,000원 | 등록일 2007.12.01

다운로드 장바구니
[전자정보][전자]덧셈기의 설계

결과 선택 Ex : 8-bit carry select adder8. Carry Select Adder (2)C8 선택 회로는 Mux를 사용하는 대신 CI=0 가정 시의 C8이 '1 ... - c A • B Full Adder 여러 bit로 구성된 두 수를 더할 때 하위 bit에서 발생된 carry 처리를 위해 세 input을 더할 수 있는 adder 필요 S = A B ... 4-bit ripple carry adder LSB에서 발생된 carry가 MSB까지 전파된 후에야 sum 계산 완료 Carry의 전파가 adder의 계산 시간 결정6

리포트 | 29페이지 | 1,000원 | 등록일 2005.10.18

다운로드 장바구니

이전10개 12다음10개

파워링크

신청하기