"cise"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 verilog HDL 4 bit Adder bjt 전전컴설계실험2 pld 장단점 7segment 회로 개수 hdl piezo TEXT LCD

판매자 표지는 다운로드시 포함되지 않습니다.

"cise" 검색결과 21-40 / 523건

[서울시립대] A+ 전자전기컴퓨터설계2 2주차(Schemetic)결과레포트(예비레포트포함,시립대)

전자전기컴퓨터설계실험 2결과 레포트실험 제2주(2021. 10. 12)Lab#02 『Xilinx Spartan3』 FPGA chip,『ISE』 digital design tool ... 학번 :이름 :Ⅰ.서론실험 내용: Xilinx ISE의 특징과 역할, 그 역할들을 이용하는 방법을 알아본다. 이번 2주차 실험에서는 Schemetic을 통해서 회로를 설계한후 ... FPGA에 적용하는 실험을 하였다.Ⅱ.실험방법1. Half adder를 Schemetic으로 구현하시오.1) 아래와 같이 schemetic을 만들 수 있다.2) 입력변수를 넣

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2021.12.30 | 수정일 2022.01.03

다운로드 장바구니
서울시립대 전전설2 Lab-02 예비리포트 (2020 최신)

Suite를 이용하여 digital logic을 schematic으로 설계하는 실험이다. ISE가 제공하는 다양한 Logic gate symbol을 사용해 회로를 설계하고 최종 ... 전자전기컴퓨터설계실험Ⅱ예비리포트Lab-02 Schematic Design with Logic Gates작성일: 20.09.131. 실험목적Xilinx ISE Design ... 적으로 FPGA Device configuration을 통해 동작을 확인하여 설계 능력을 함양한다.2. 배경이론 및 사전조사ASIC은 Application Specific IC의 약자로 특정

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

[오픈소스기반데이터분석-방송통신대-25-2학기-중간과제물] 서울시 열린데이터광장 데이터 사용 문제 1. API 인증키 발급 및 데이터 수집 (10점) 서울시 에코마일리지 에너지사용량 통계정보 Open API를 활용하여 데이터를 수집하시오. 1-1. 서울시 에코마일리지 에너지사용량 통계정보 Open API를

를 ise_for_status()data = r.json()block = data.get("energyUseDataSummaryInfo", {})rows = block.get ... e:print(f"[FAIL] {y}-{m:02d} : {e}")continueif not records:print("수집된 데이터가 없습니다. API 키/URL/기간을 확인 ... 하세요.")returndf = pd.DataFrame(records)df.columns = [str(c).lower() for c in df.columns]df.to_csv(OUT

방송통신대 | 21페이지 | 4,000원 | 등록일 2025.10.14 | 수정일 2025.10.20

다운로드 장바구니
[아동건강]-건강/영양/안전 관련 기사 및 시사점

하는 '국제환경역학(疫學)회'(ISEE)는 일본 환경성과 후생노동성 당국자 등에게 올해 1월 22일 프랜신 레이든 ISEE 회장 명의로 서신을 보내 후쿠시마 아동의 갑상선암 유병률이 높 ... 은 것에 관해 우려를 표명했다.최근 공개된 서신에 따르면 ISEE는 쓰다 도시히데(津田敏秀) 오카야마(岡山)대 교수의 연구 결과를 인용해 후쿠시마 아동의 갑상선암 비율이 일본 내 타 ... 지역의 12배에 달한다며 이는 매우 이례적이라고 평가했다.ISEE는 일본 정부에게 후쿠시마 원전 사고의 영향을 과학적으로 기록하고 추적해야 한다며 자신들이 필요한 도움을 제공

Non-Ai HUMAN
| 리포트 | 33페이지 | 3,000원 | 등록일 2021.04.22 | 수정일 2021.05.17

다운로드 장바구니
서울시립대 전전설2 Lab-02 결과리포트 (2020 최신)

Suite를 이용하여 digital logic을 schematic으로 설계하는 실험이다. ISE가 제공하는 다양한 Logic gate symbol을 사용해 회로를 설계하고 최종 ... 하여 동작 실험을 한다.1. ISE Design Suite 14.7을 실행하여 New Project를 클릭한다.2. 프로젝트명과 저장 위치를 정하고 schematic type ... 전자전기컴퓨터설계실험Ⅱ결과리포트Lab-02 Schematic Design with Logic Gates작성일: 20.09.191. 실험목적Xilinx ISE Design

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 4주차

01.pdf" http://cms.kut.ac.kr/user/yjjang/htm_lect/dsys11/M01_VerilogHDL01.pdf-Xilinx ISE 사용법 by youtube ... 분석 및 고찰결론참고 문헌1. 실험 목적- Xilinx ISE 프로그램에서 Verilog를 이용하여 연산회로를 설계하고 프로그래밍 해본다.2. 배경 이론- 연산회로(1) 덧셈 ... 는 방법이 같다.2) 연산회로 종류(1) 반가산기 : 두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로.(2) 전가산기 : 두 개의 입력

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
판매자 표지

Semiconductor Device and Design - 12__

placement of elements, such as transistors, resistance, etc.1. Floor plan Floor plan consideration ... ▶ Noise impact ▶ S implification of wiring ▶ M inimizing chip area1. Floor plan Distribution of Power-s ... ▶ Direct capac itance coupling Lateral coupling of analog and digital lines run is parallel Crosstalk of

리포트 | 14페이지 | 2,000원 | 등록일 2023.06.22

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 3주차

Modeling)6. 토의7. 결론8. 참고 문헌1. 실험 목적- Xilinx ISE 프로그램의 Verilog를 이용하여 로직 게이트를 설계하고 프로그래밍 해본다.2. 배경 이론2 ... ) 장비노트북Xilinx ISE 프로그램HBE-Combo Ⅱ-DLD4. 예상결과- Schematic을 이용하여 게이트를 직접 그려서 논리 회로를 설계하고 시뮬레이션 및 프로그래밍 했 ... Adder (Gate Primitive Modeling)- 시뮬레이션 결과Functional simulation- CodecodeCode 설명full_adder_GPM (a, b, c

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
0.1 ㎛ 이하의 게이트 길이를 갖는 Metamorphic High Electron Mobility Transistor의 모델링 및 구조 최적화 (Modeling and Optimization of sub-0.1 ㎛ gate Metamorphic High Electron Mobility Transistors)

대한전자공학회 한민, 김삼동, 이진구

논문 | 8페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
서강대학교 디지털논리회로실험 6주차 결과보고서

한다.2) Resisters의 동작원리를 이해한다.3) ISE의 simulation 기능에 대해 배운다.2. 배경이론 및 실험방법Sequential logic circuit(순차논리 ... 들이다. Flip-flop은 한 clock신호에 따라 입력상태가 sample이 되어 출력의 상태를 변화시킨다. Latch는 모든 입력 신호변화에 대해 clock과 관계없이 출력 ... .D-latch는 SR-latch에서 발생한 문제를 해결한 latch로 clock이 HIGH상태일 경우에만 D의 신호에 따라 Q가 동작한다. 만약 clock이 LOW상태라면, Q

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 2.Schematics - 예비+결과+성적인증 (서울시립대)

실험 목적1.ISE의 여러 logic gate symbol을 직관적으로 이용하는 Schematic 설계를 익힌다.2.FPGA Device Configuration을 해보 ... number of logic gates is an estimate of the maximum number of logic gates that could be realized in ... design consisting of only logic functions (no memory). Logic capacity is expressed in terms of the

Non-Ai HUMAN
| 리포트 | 14페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.13

다운로드 장바구니
판매자 표지

아주대학교 기초전기실험 A+ 예비보고서 Ch. 14, 15 (AC) 영문

accepting a personal obligation to our profession, its members and the communities we serve, do hereby c ... ommit ourselves to the highest ethical and professional conduct and agree:1. to accept responsibility ... in making decisions consistent with the safety, health and welfare of the public, and to disclose

리포트 | 7페이지 | 2,000원 | 등록일 2023.03.09

다운로드 장바구니
이중층 몰리브데늄을 후면전극으로 적용한 비진공법 CuInSe2 태양전지의 특성 (Characterization of Non-vacuum CuInSe2 Solar Cells Deposited on Bilayer Molybdenum)

한국태양광발전학회 황지섭, 윤희선, 장윤희, 이장미, 이도권

논문 | 5페이지 | 무료 | 등록일 2025.04.07 | 수정일 2025.05.08

다운로드
판매자 표지

분석화학실험 산 염기 직접 전위차법 예비레포트 A+

- pH meter, buret, pipette, beaker(100mL), volumetric flask(100mL), stand, clamp, stirrer, magnetic ... 으로는 표준수소전극, 포화카로멜 전극, 은•염화은 전극, 황산수은(i) 전극이 있다. 5) Ion selective electrode(ISE) 이온 선택성 전극은 특정 화학종과 선택 ... 형성 등에 큰 영향을 받지 않는 장점이 있다. ISE의 종류로는 크게 막 전극과 액체막 전극, 결정성막 전극 그리고 기체감응막 전극이 있다. 막 전극의 경우 유리막 전극으로 pH

리포트 | 7페이지 | 2,500원 | 등록일 2024.12.15

다운로드 장바구니
시립대 전전설2 Velilog 예비리포트 3주차

(Materials of the Experiment)1) 장비노트북Xilinx ISE 프로그램HBE-Combo Ⅱ-DLD2) 부품LED실험 전 과제AND GATE시뮬레이션 결과Truth ... Adder – 2 1bit Full Adder (Behavioral Modeling) + 1bit Full Adder (Gate Primitive Modeling)- code ... 시뮬레이션 결과4) 4bit Full Adder –4 1bit Full Adder (Behavioral Modeling)code시뮬레이션 결과참고 문헌전전설 교안

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 ... 을 통한 부품의 최적화, 공정의 단순화, 자동화- 기능의 복합화에 대처- 고성능의 작고, 가벼운 제품을 만드는 유일한 방안c. ASIC의 분류 ASIC 분류 체계도공간 활용NRE ... ) Full Custom IC- 좁은 의미로는 full custom IC를 ASIC이라고 부르기도 한다.- 장점: 개발 목적에 가장 알맞은 설계의 자유도를 갖고있으며, 대량 생산 시

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
판매자 표지

BJT DC 특성

준다. 따라서 에미터로부터 콜렉터로의 전자 이동량이 베이스로부터 에미터로의 정공 주입량 보다 훨씬 많다 이것이 BJT의 전류증폭 작용이다. 이때 전류이득beta=I_C /I_B이 ... 에는 Gummel-Poon 모델이 많이 사용된다. 이는 BJT의 전류-전압식을 에미터, 베이스 콜렉터에서의 총 전하로 표시한 것이다.I_CT:전자의 확산 전류,C_JE:베이스 ... -에미터 접합 캐패시터,C_JC:베이스-콜렉터 접합 캐패시터C_DE:베이스-에미터 접합 확산 캐패시턴스C_DC:베이스-콜렉터 접합 확산 캐패시턴스r_b':기생 베이스 저항,r_e

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.06.16

다운로드 장바구니
이온선택성 전극을 활용한 모바일 수질 모니터링 시스템 (Mobile Water Quality Monitoring System using Ion-Selective-Electrodes)

대한전자공학회 백승준, 성찬영, 최상호, 박연수, 김민수

논문 | 10페이지 | 무료 | 등록일 2025.05.01 | 수정일 2025.05.15

다운로드
삐도리의 인포그래픽 PPT 탬플릿 259

Priority quis nostrud exer cise lorem ipsum nostrud ad minim veniam rude a t wisi enim maleway ... upgrade now Advanced Second Priority quis nostrud exer cise lorem ipsum nostrud ad minim veniam rude a t ... wisi enim maleway upgrade now Extender Third Priority quis nostrud exer cise lorem ipsum nostrud ad

ppt테마 | 30페이지 | 1,500원 | 등록일 2024.01.13

다운로드 장바구니
전전설2 실험2 예비보고서

의 Schematic 설계를 수행해 본다.Schematic 설계는 ISE가 제공하는 여러 가지 종류의 logic gate 심볼을 직접 불러와서 배치하고 연결함으로써 디지털 회로를 디자인 ... 에더로 계산하고 출력값을 S를 통해 내보낸다.3. 실험의 내용1) 실험 준비물HBE-Combo-II-SE 키트Xilinx ISE Design Suite2) 실험 내용AND 게이트 ... 에는 핀번호가 63인 Button SW1를 연결하고, B에는 핀번호가 67인 Button SW2를 연결한다. C에는 핀번호가 191인 LED1와 연결하고 S에는 핀번호가 190인

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니

이전10개 123 4 5 6 7 8 9 10 다음10개

파워링크

신청하기