• AI글쓰기 2.1 업데이트
  • 통합검색(523)
  • 리포트(474)
  • 논문(23)
  • 시험자료(12)
  • 자기소개서(5)
  • ppt테마(5)
  • 서식(1)
  • 방송통신대(1)
  • 이력서(1)
  • 노하우(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설2 verilog HDL 4 bit Adder bjt 전전컴설계실험2 pld 장단점 7segment 회로 개수 hdl piezo TEXT LCD
판매자 표지는 다운로드시 포함되지 않습니다.

"cise" 검색결과 181-200 / 523건

  • 자료 표지
    전자전기컴퓨터설계2_HBE-COMBO ll VerilogHDL 실습7[예비레포트]
    개이다제어되는 7-Segment의 숫자가 늘어날수록 사용하는 I/O 수도 많이 늘어나기 때문에, 사용하는 7-Segment의 a, b, c, d, e, f, g의 데이터 라인 ... 은 도나. Materials(Equipments, Devices) of this Lab(1) Xilinx ISE다. Matters that require attentions(1 ... , SW 4 => 파,SW 5 => 솔, SW 6 => 라, SW 7 => 시, SW 8 => 높은 도PIEZO를 Verilog code로 작성한 것은 아래 그림 9~12와 같
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    화공생명공학과 공정제어 프로젝트 레포트
    ) Rise time: 네 가지 모두 비슷제어기 성능비교 ISE > IMC > ITAE > IAE..PAGE:50Load change PID ParameterISE 조율을 통해 결정 ... & PID controller using two different methods.3-2. Simulate the closed loop system for input change ... & disturbances.3-3. Discuss the control system performance and characteristics...PAGE:3Overall
    Non-Ai HUMAN
    | 리포트 | 86페이지 | 2,000원 | 등록일 2014.02.02
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [고급자료]논문 요약 & 논문에 대한 비평.2 (마이크로나노기계공학응용/아주대학교)
    of the sweet sensorConclusion of Research Paper저자의 결론How could it be nature?논문에서 해결해야할 점 & 제안참고자료 ... 으며 대사 산물의 양에 비례하여 전류 신호를 자율적을 생성한다.3. PEDOT를 ISE 이온 전자 변환기, PVB reference membrane의 탄소 나노 튜브, 강력한 전위차 ... 는 지역 사회의 참여와 함께하여 개인 및 사회의 건강상태를 측정할 수 있는 데이터를 구축하여 데이터 마이닝 기술이 가능하게 할 것이라 예측하고 있다.4. How could it be
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 3,000원 | 등록일 2019.01.01 | 수정일 2020.09.24
    다운로드 장바구니
  • 판매자 표지 자료 표지
    드림클래스 영어강사 면접 준비
    볼께ised at the news, the man called his mom. 과거분사가 사용되었네요 즉슨~ 남자는 지금 놀라고 있는게 아니라 이미 놀란 상태에서! 엄마에게 부른것 ... 라고요? To 동사다. 주의할 점은 to 동사 와 to 명사를 혼동하지 마세요! To you나 to school 같은 경우는 너에게,학교로 와 같이 전치사구입니다. 자 그렇다면 동사 ... 가정! 과거완료가 보이면 과거를 가정하는것이에요~다음으로는 조동사의 뜻을 알아야해요~ 가정법에선 조동사로 would could might 암기하기 쉽게 우크마가 쓰이는데요 모두 같
    Non-Ai HUMAN
    | 자기소개서 | 7페이지 | 3,000원 | 등록일 2018.04.19
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (8) 7-Segment and PIEZO Control
    1] 피에조 주파수에 따른 음계Ⅱ. 본론1. 실험 장비Xlinx ISE(Integrated Synthesis Environment), HBE-COMBO Ⅱ2. 실험 방법 ... 계수(Q = 9)[사진 19] 증가 계수(Q = 10, A)[사진 20] 증가 계수(Q = 11, B)[사진 21] 증가 계수(Q = 12, C)[사진 22] 증가 계수(Q ... ] 감소 계수(Q = 15, F)[사진 28] 감소 계수(Q = 14, E)[사진 29] 감소 계수(Q = 13, D)[사진 30] 감소 계수(Q = 12, C)[사진 31] 감소
    Non-Ai HUMAN
    | 리포트 | 22페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    Application-Design-Ⅱ-Text-LCD Control
    도록 하는 설계를 ISE 프로그램을 이용하여 설계해 본 후 이를 응용하여 cursorLCD를 설계해보았다. 커서를 움직여 위치를 표시하고 숫자를 조절할 수 있었다. 이를 통해 장비 ... . Discussion (토론)가. Check agreement between the hypothesis and the result나. Data analysis (compare ... )를 결정한다.Display ON/OFF control : 화면 표시를 ON/OFF 하거나(D), 커서를 ON/OFF하거나(C), 커서를 깜박이게 할 것인지(B)의 여부를 설정
    Non-Ai HUMAN
    | 리포트 | 27페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08
    다운로드 장바구니
  • 자료 표지
    실험2. BJT DC 특성 결과보고서
    실험2. BJT DC 특성 결과보고서? 실험1)beta _{F}-I _{C} 특성(a) CA3046에서 BJT 한 개를 회로와 같이 결선하시오.R _{C} = 1kOMEGA ... ,R _{B} = 100kOMEGA ,R _{E}= 100OMEGA ,V _{CC} = 10~20V결선도(b)I _{C} =1mA 가 되게V _{BB} 를 증가시킨다.V _{CE ... }가 3V가 되도록V _{CC}를 조절한다.V _{BE}를 측정하고I _{B}를 계산하고, 전류이득beta _{F}를 구하시오. 이 때 BJT가 활성 영역에 있는지 확인한다.I _{C
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2017.10.12
    다운로드 장바구니
  • 판매자 표지 자료 표지
    의학 용어 약어 정리(시험에 잘 나오는 영어단어들 모음)
    : 수액24. headache: 두통25. incision: 절개: 자르는것26. cise: cut .excision: 절제: 잘라서 떼어냄)27. infection: 감염28 ... pressure)8. brain death: 뇌사9. cast :석고붕대10. c/c : 주된 문제 (chief complaint)11. chronic : 만성 ↔ 참,acute12. c ... omplication : 합병증13. coma : 혼수 (fall into a coma : 혼수상태에 빠지다)14. consult: 자문 (의견을 물음) / 참.referal : 의뢰
    Non-Ai HUMAN
    | 시험자료 | 3페이지 | 1,500원 | 등록일 2016.07.03 | 수정일 2021.12.28
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-4주차예비
    )Purpose of this LabXilinx ISE Design Suite S/W를 사용하여 기본 GATE와 ,Half_Adder, Full_Adder를 Schematic을 사용 ... 하여 로직설계한 뒤, Xilinx ISE Design에 있는 Simulation인 Behavioral Simulation (디바이스 고려 없이 설계한 Design File의 기능 ... 에 대하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로이다.입력출력ABSC*************101(2)Full_Adder가산 기능. 즉, 가수(added), 피가수
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    VHDL Decoder and Encoder(post lab입니다) VHDL code 포함
    여 Decoder가 3-to-8 Decoder로 동작할 수 있도록 설계하는 것이다.2) MaterialsPersonal Computer, Xilinx ISE 9.2i program ... , Spartan-3 Board 1개, JTAG cable 1개2. 실 험 결 과 (Results)1) Source Code--Prelab 에서의 소스코드와 달라졌다.library IEEE ... 를 저장하기 위한 변수signal a, b, c, d : std_logic:='0'; -- save a bit, in excess-3 code –-4bit의 변수를 각 bit
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 2,000원 | 등록일 2008.09.28
    다운로드 장바구니
  • 자료 표지
    Combinational_Logic_Design_Ⅰ_Arithmetic_Logic and Comparator
    between the hypothesis and the result나. Data analysis (compare results, reasons of error)5. Conclusion ... )< 초록 (Abstract) >이 실험은 먼저 목적에 맞게 연산회로에 대해서 알아보고 1-bit 감산기 및 4-bit 가산기를 ISE 프로그램을 이용하여 설계해보았다. 또한 더 ... 나아가 1-bit comparator와 4-bit comparator를 설계해보고 장치로 직접 확인해보았다. 또 연산회로들이 구성되기 위해서는 여러 개의 gate 성질이 포함
    Non-Ai HUMAN
    | 리포트 | 32페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08
    다운로드 장바구니
  • 자료 표지
    결과보고서 #2- 반가산기, 전가산기 설계
    설계1. 실험 목표반가산기와 전가산기의 기본 원리에 대해 이해하고, 이를 통하여 논리회로의 구성 능력을 키운다. Xilinx ISE 를 통해 4가지 방법(동작적, 자료흐름, 구조 ... 적 모델링, schematic design)에 의해 회로를 구현하고 시뮬레이션 하여 결과를 확인한다.2. 실험 결과- 실험 1. 반가산기 설계(1) AND GATE1) 진리표입력출력 ... ABCarrySum1*************102) 소스 코드동작적 모델링자료 흐름 모델링schematic design구조적 모델링3) 테스트 벤치 코드4) Wave Form5
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습8 [예비레포트]
    ), 커서를 ON/OFF하거나(C), 커서를 깜박이게 할 것인지(B)의 여부를 설정 한다.Cursor/Display shift : 화면(S/C=1) 또는 커서(S/C=0)를 오른쪽 ... ) Xilinx ISE다. Matters that require attentions(1) Attentions to manipulate equipments앞에서 설명된 이론적인 부분을 확실히 ... 에 학번(2013440043)과 이름(Moon Beom Woo)을 출력하는 Verilog code는 아래 그림6~15와 같다.그림 SEQ 그림 \* ARABIC 6 Text LCD
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-4주차결과
    측정 결과의 해석 및5.결론(Conclusion)6.참고문헌(References)1.Introduction.(1)Purpose of this LabXilinx ISE Design ... Suite S/W를 사용하여 기본 GATE와 ,Half_Adder, Full_Adder를 Schematic을 사용하여 로직설계한 뒤, Xilinx ISE Design에 있 ... Lab(1)Half Adder2진 신호(0,1)에 대하여 2개의 입력과 2개의 출력을 가지고 출력 신호가 입력 신호에 대하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로이
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    결과보고서 #3
    . 실험 목표기존에 배웠던 전가산기를 이용하여 4bit, 8bit의 병렬가산기를 Xilinx ISE를 이용해 여러 가지 방식(동작적,자료흐름,스키마틱)으로 설계하고 이를 이용해 원 ... downto 0)c_outsum(3 downto 0 ... 모델링을 선택하여 효율적인 설계가 가능하도록 해야겠다. 8bit 가산기 설계에 있어서 처음에는 마지막 C_out과 Sum을 따로 뽑아내었었다. 그렇기에 마지막 C_out이 있
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제04주 Lab03 Pre
    Hard Ware Description Language과 C Language의 특징을 기반으로 개발되어, C Language와 비슷한 형태를 가지고 있어, Engineer가 이해하기 ... PrimitiveandU1(out1, a, b)nand(out2, a, b)orU3(out3, a, b, c)norU4(out4, a, b)xorU5(out5, c, b, a)xnorU6 ... 을 선언하는 선언부, Gate Primitive 및 각종 구문이 들어가는 몸체로 구성되어 있다.Example of Module실험 도구Laptop - ISE Digital
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre
    Mux실험 도구Laptop - ISE Digital Design Tool (Version - 14.7)HBE-ComboⅡ-SE Board (included - Xilinx ... 하면, 100ns마다 Input의 상태가 바뀌며, Input A, B, C의 경우의 수 8가지에 따라 Output도 8가지의 경우의 수로 1:1 대응함을 알 수 있다. 따라서 코드를 넣 ... , B, C, D 각각 1-bit Variable로 선언하기보다, 4-bit 변수로 선언하는 것이 코드 간소화에 도움이 된다.Input S가 00일 경우 Output Q = A[0
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-9주차예비
    부터 Count 시작1. Xilinx ISE S/W 의 Project에 Veliog 코드를 이용하여 4-bit up counter 를 설계한다..2. 4-bit up counter ... .Introduction.(1)Purpose of this Lab이번 실험은 순차 논리 회로에 대해 기본 개념을 이해하고 4-bit up counter, 8-bit up down counter ... 되면 ...-5-4-3-2-1 감소하는 것으로 가정한다.2.Materials & Methods(1)Procedure of Lab-Lab 14-bit up counter를 설계하시오
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    현대사회와정보보호 과제10 A+
    point in the project plan when a task that has a noticeable impact on the plan’s progress is complete ... all RFP preparation work is complete.계획의 진행에 눈에 띄는 영향을주는 작업이 완료되면 프로젝트 계획의 특정 시점. 예를 들어 최종 RFP를 공급 업체 ... to keep a project in control?Executing the Plan : When significant deviation occurs, corrective
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2017.06.22 | 수정일 2018.10.22
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre
    B – Input C를 Difference와 Borrow로 Output한다. Subtractor의 작동 원리를 이해하려면 two’s complement를 이해하고 있어야 한다 ... . Two’s complement는 음수의 Decimal을 Binary로 표현할 때, 양수의 Binary의 모든 bit에 not을 취해주고 1을 더하는 것을 말한다. 예를 들어, -2 ... 를 two’s complement로 표현하게 되면 2를 2진수로 표현한 의 모든 비트에 not을 취한 뒤, 1을 더해주어 가 된다. 하지만 1-bit Full Subtractor
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2026년 01월 07일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
9:47 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기