"시립대전자전기컴퓨터공학부"의 검색결과 입니다.

통합검색(119)
리포트(76)
자기소개서(35)
시험자료(8)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설1 서울시립대 편입 시립대 마이크로 전전설3 시립대

판매자 표지는 다운로드시 포함되지 않습니다.

"시립대전자전기컴퓨터공학부" 검색결과 21-40 / 119건

서울시립대학교 전자전기컴퓨터공학부 편입학 학업계획서 (합격증有)

에 따라 자율주행기술을 개발하여 사회에 기여하기 위해서는 제가 원하는 강의가 개설 돼있는 학교에서 전자전기공학을 전공하는 것이 더 적합하다 판단하여 서울시립대학교에 지원 ... 하였습니다.전적 대학교에서 수학한 전공분야와 지원 학부 과 전공과의 연계성 및 발전 방안기계공학과 과정에서 역학은 물론 제어, 신호 처리와 같이 전기전자에 관한 기본적인 강의들도 수강할 수 있 ... 하거나 장치를 제작하며 완성도 높은 결과물을 만들어내기 위해서 전자전기에 대해 더욱 깊게 배울 필요가 있다고 생각했습니다. 이에 서울시립대학교에 편입하여 디지털신호처리와 신호 및

자기소개서 | 4페이지 | 8,000원 | 등록일 2023.02.21

다운로드 장바구니
서울시립대학교 전자전기컴퓨터공학부 자기소개서

서울시립대학교 자기소개서1. 고등학교 재학기간 중 학업에 기울인 노력과 학습 경험에 대해, 배우고 느낀 점을 중심으로 기술해 주시기 바랍니다. - 1,000자 이내중학교 때 ... 은 포함됩니다. - 1,500자 이내저는 전자기기와 물리에 관심이 많아 그 분야에 대해 배우며 다양한 활동을 해보고 싶어서 과학 동아리 물리반에 지원하였습니다. 자석과 에나멜선으로 간

Non-Ai HUMAN
| 자기소개서 | 4페이지 | 5,000원 | 등록일 2019.10.19

다운로드 장바구니
판매자 표지

서울시립대학교 전자전기컴퓨터공학부 대입 자기소개서 4번

게 되었고, 앞으로의 필요한 능력을 갖추기 위해 서울시립대학교 전자전기컴퓨터공학부에 지원하게 되었습니다. ... 4. 지원 동기와 향후 진로 계획에 대해 구체적으로 기술해 주시기 바랍니다.(? 학부?과 인재상을 고려하여 작성) - 서울시립대학교 [1000자]저는 어렸을 때부터 게임하는 것 ... 고 싶었습니다. 우연히 정보처리기능사 강의를 보게 되었고, 이 강의는 저에게 컴퓨터 관련 기초적인 개념을 확립할 수 있는 유익한 기회가 될 것 같다고 생각했습니다. 공부를 시작한 후

Non-Ai HUMAN
| 자기소개서 | 1페이지 | 3,000원 | 등록일 2020.06.21

다운로드 장바구니
서울시립대 편입학 전자전기 컴퓨터공학부 학업계획서

작동시켜보고, 신호등이나 속도 표지판 등을 인식해 스스로 자율주행 할 수 있도록 만들어보았습니다. 이러한 전적대학에서의 경험들을 토대로 서울시립대학교 전자전기컴퓨터공학부에서 공부 ... 일반편입 (○) , 학사편입 ( )수험번호420371052성 명이경민 (인)지원학부·과전자전기컴퓨터공학부전적대학교(최종)서경대학교 컴퓨터과학과(이공계열)저는 높은 목표를 설정 ... 하면서 직접적인 시도를 해볼 수 있는 기회가 많지 않았습니다. 하지만 전자전기컴퓨터공학부에서는 C 프로그래밍이나 디지털 논리설계, 자료구조, 소프트웨어 시스템 실습 등과 같은 프로그램

Non-Ai HUMAN
| 자기소개서 | 2페이지 | 3,000원 | 등록일 2019.01.18

다운로드 장바구니
판매자 표지

서울시립대 편입학 전자전기컴퓨터공학부 학업계획서, 면접자료

에 대해서 관심 가지고 열심히 공부하고 싶습니다.3. 전적대학교에서 수학한 분야와 지원학부·과 분야의 연계성 및 발전 방안전자전기컴퓨터공학 중 전적대에서 컴퓨터공학을 전공했기 때문 ... 같아 편입에 도전하게 되었습니다. 전적대에서 컴퓨터공학을 전공하였기 때문에 지원하는 학과에서 배우는 일부 내용에 대해서는 편입 후 어려움 없이 수학할 수 있을 것이라 생각 ... 합니다 .하지만 전기전자 부분에 대해서는 전공기초부터 필수까지 커리큘럼을 통해 열심히 공부할 것입니다. 또한 본 전공의 오랜 전통을 자랑하는 본교에 지원하게 되어 무척 기쁘게 생각합니다.2

Non-Ai HUMAN
| 자기소개서 | 3페이지 | 15,000원 (50%↓) 7500원 | 등록일 2016.03.05 | 수정일 2017.03.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

pecified by the following Verilog description4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael. ... - ASIC 개발에 있어서 라이브러리가 충실하다.- 전세계 기업체의 70% 이상이 사용하는 실질적인 업계 표준이다.b. VHDL: 미 전기학회(IEEE) 표준 HDL, 엄격한 문법 ... ) Veri순하기 때문에 시뮬레이터가 고속이다.⑤ 검증 정확도가 높으며(설계 도중에 검증이 가능하며 입력신호의 부가, 출력의 관측과 비교가 쉽다. 또한 System Level의 검증이 가능

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+

Pre-reportCombinational Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비..

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab01(예비) / 2021년도(대면) / A+

/D)와 DAC(Digital-to-Analog Converter, D/A)이다.- 범용 디지털 컴퓨터가 디지털 시스템에서 가장 잘 알려진 예라 할 수 있으며, 또한 현재 대부분 ... 입력전압 범위와 격차가 크기 때문에 잡 음 여유도가 높다.- CMOS 소자의 또다른 특징은 게이트 입력단이 절연되어 있기 때문에 정전기에 의하여 파괴되기 쉽다는 것이다. 대부분 ... 의 전자기기의 시스템은 디지털 시스템을 사용하고 있다.(3) Why do we use (and study) digital systems?a. Advantage- 회로의 전압

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+

Post-reportSequential Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 ..

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+

Configuration까지 수행해서 동작을 확인하였을 때의 결과는 역시나 이론적 진리표의 값과 동일했다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M ... thedition3) 연세대학교 정보통신용 SoC설계연구실 Verilog 문법 교안4) 김영진(2007). Hierarchical Modeling Concepts.5) 한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

하였을 때 역시 결과는 이론적 진리표의 값과 동일했다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D ... 하다.- ASIC 개발에 있어서 라이브러리가 충실하다.- 전세계 기업체의 70% 이상이 사용하는 실질적인 업계 표준이다.b. VHDL: 미 전기학회(IEEE) 표준 HDL, 엄격 ... . Ciletti(2016). Digital Design with an Introducton to the Verilog HDL 5thedition3) 연세대학교 정보통신용 SoC설계

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

적인 진리표의 값과 일치하는 것을 확인할 수 있다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D ... 한다.나. 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL ... 화된 full custom ASIC이 칩의 면적이 작다. 핸드폰처럼 작은 사이즈가 필요한 제품은 사이즈나 발열, 전력소모 등으로 FPGA로 설계하기 부적합하다.2. Materials and

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+

대학교 전자전기컴퓨터설계실험2 실험 교안2) M.Morris Mano, Michael D. Ciletti. Digital Design with an Introduction to ... 을 요하는 전자회로와 마이크로프로세서에서 많이 사용되는데, 이는 순수 이진법으로 표현된 숫자를 십진법으로 출력하기 위해서는 복잡한 나눗셈 회로가 필요하기 때문이다. 이진화 십진법 ... -bit up-down counter의 출력 값을 FND Array에 표시하시오.Source codeTestbenchPin testbench 시뮬레이션 결과4. 참고문헌1) 서울시립

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(예비) / 2021년도(대면) / A+

Pre-reportSequential Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 로직을..

Non-Ai HUMAN
| 리포트 | 16페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

. 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL 등 ... 들도 설계하기 부적합하다.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Prelab(1) PROM, PAL, CPLD, FPGA에 대하 ... - 모델 온보드 (공중) 디지털 컴퓨터. 또한 일회성 프로그램 가능 비 휘발성 메모리 ( OTP NVM ) 및 현장 프로그램 가능 읽기 전용 메모리 ( FPROM )로 알려져 있

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(결과) / 2021년도(대면) / A+

Post-reportPeripherals실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 디지털 장치 제어를 실험하며 그의 controller를 설계한다. 또한 Behavio..

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+

Post-reportSequential Logic 2실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤,..

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+

diagramSource codeTestbench testbench 시뮬레이션 결과4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) 차재복(2019). 정보통신 ... an Introduction to the Verilog HDL.5) 한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.6) ㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(예비) / 2021년도(대면) / A+

multiplexer(MUX)의 형태이다.4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D. Ciletti(2016 ... ). Digital Design with an Introducton to the Verilog HDL 5thedition3) 연세대학교 정보통신용 SoC설계연구실 Verilog 문법 교안4

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+

Post-reportCombinational Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고..

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니

이전10개 123 4 5 6 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감