"서울시립대전자전기컴퓨터공학부"의 검색결과 입니다.

통합검색(110)
리포트(73)
자기소개서(30)
시험자료(7)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

시립대학교 편입 전전설1 전전설3 감쇠 조화 진동 서울시립대 편입 d플립플롭cadenc 시립대

판매자 표지는 다운로드시 포함되지 않습니다.

"서울시립대전자전기컴퓨터공학부" 검색결과 21-40 / 110건

전전설3 MOSFET 실험 2 Biasing and Common-Source Amplifier

A. 실험 목적MOSFET을 이용한 증폭기의 biasing 방법, 소신호 모델, 그리고 이를 이용한 증폭기인 Common-Source 증폭기에 대해 학습한다.B. 실험 이론 및 과정 개략 설명MOSFET을 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가..

리포트 | 4페이지 | 2,000원 | 등록일 2023.11.25

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+

-bit up-down counter의 출력 값을 FND Array에 표시하시오.Source codeTestbenchPin testbench 시뮬레이션 결과4. 참고문헌1) 서울시립대학교 전자 ... 전기컴퓨터설계실험2 실험 교안2) M.Morris Mano, Michael D. Ciletti. Digital Design with an Introduction to ... 을 요하는 전자회로와 마이크로프로세서에서 많이 사용되는데, 이는 순수 이진법으로 표현된 숫자를 십진법으로 출력하기 위해서는 복잡한 나눗셈 회로가 필요하기 때문이다. 이진화 십진법

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(예비) / 2021년도(대면) / A+

Pre-reportSequential Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 로직을..

리포트 | 16페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

. 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL 등 ... 들도 설계하기 부적합하다.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Prelab(1) PROM, PAL, CPLD, FPGA에 대하 ... - 모델 온보드 (공중) 디지털 컴퓨터. 또한 일회성 프로그램 가능 비 휘발성 메모리 ( OTP NVM ) 및 현장 프로그램 가능 읽기 전용 메모리 ( FPROM )로 알려져 있

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(결과) / 2021년도(대면) / A+

Post-reportPeripherals실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 디지털 장치 제어를 실험하며 그의 controller를 설계한다. 또한 Behavio..

리포트 | 17페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+

Post-reportSequential Logic 2실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤,..

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+

Pre-reportCombinational Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비..

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab01(예비) / 2021년도(대면) / A+

/D)와 DAC(Digital-to-Analog Converter, D/A)이다.- 범용 디지털 컴퓨터가 디지털 시스템에서 가장 잘 알려진 예라 할 수 있으며, 또한 현재 대부분 ... 의 전자기기의 시스템은 디지털 시스템을 사용하고 있다.(3) Why do we use (and study) digital systems?a. Advantage- 회로의 전압 ... 의 신호를 부호화 된 신호로 변환하여 컴퓨터 내부로 들여보내는 조합 논리회로로, 2^n개의 입력신호로부터 n개의 출력신호를 만든다. 오직 한 비트만이 1, 나머지비트는 0이 되는 입력

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+

Post-reportSequential Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 ..

리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+

Configuration까지 수행해서 동작을 확인하였을 때의 결과는 역시나 이론적 진리표의 값과 동일했다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M

리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

하였을 때 역시 결과는 이론적 진리표의 값과 동일했다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D ... 하다.- ASIC 개발에 있어서 라이브러리가 충실하다.- 전세계 기업체의 70% 이상이 사용하는 실질적인 업계 표준이다.b. VHDL: 미 전기학회(IEEE) 표준 HDL, 엄격

리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

적인 진리표의 값과 일치하는 것을 확인할 수 있다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D ... 한다.나. 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL ... 화된 full custom ASIC이 칩의 면적이 작다. 핸드폰처럼 작은 사이즈가 필요한 제품은 사이즈나 발열, 전력소모 등으로 FPGA로 설계하기 부적합하다.2. Materials and

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+

diagramSource codeTestbench testbench 시뮬레이션 결과4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) 차재복(2019). 정보통신 ... an Introduction to the Verilog HDL.5) 한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.6) ㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(예비) / 2021년도(대면) / A+

multiplexer(MUX)의 형태이다.4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D. Ciletti(2016

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+

Post-reportCombinational Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고..

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
전전설3 MOSFET 실험 1 MOSFET CHARACTERISTICS

A. 실험 목적본 실험에서는 MOSFET의 기본 동작 원리를 살펴본다. 전류-전압 특성 및 동작 영역을 실험을 통해 확인하고 소신호 모델에 대해 학습한다.B. 실험 이론 및 과정 개략 설명NMOS의 동작은 다음과 같이 이루어진다.PMOS의 동작은 다음과 같이 이루어진다..

리포트 | 5페이지 | 2,000원 | 등록일 2023.11.25

다운로드 장바구니
전전설3 Op-Amp 실험 2 Non-idealities of the Op-Amp

1. Introduction Ÿ A. 실험 목적이 실험에서는 OP-AMP의 실제 동작 특성에 대해 알아본다.Ÿ B. 실험 이론 및 과정 개략 설명실제 OP-AMP는 이상적인 동작 특성과 달리 유한한 open-loop gain과 bandwidth, slew-rate ..

리포트 | 8페이지 | 2,000원 | 등록일 2023.11.25

다운로드 장바구니
서울시립대 ㄱㅇㄱ 이동통신 기출 및 답지

2015년 부터 2020년까지 이동통신 기출문제지 밎 답지입니다.중간중간 안 푼 문제들이 있습니다. -> 최근 시험에서는 안나오는 유형 같습니다.2021년 기출문제와 2022년 기출문제는 이 파일에는 올리지 않았지만 교수님께서 올려주실 것으로 예상됩니다. 또한 해당 기..

시험자료 | 19페이지 | 12,000원 | 등록일 2025.02.10

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / 파이널 계산기 / 2021년도(대면) / A+ (코드파일 포함)

1. Introduction- 앞서 수행한 실험들(논리 설계, 7-segment와 Piezo 장치 제어, LCD 장치 제어 등)을 바탕으로, Verilog HDL 언어를 사용하여 최종적으로 다양한 기능을 가진 계산기를 설계한다. 각각의 기능은 testbench 작성을 ..

리포트 | 25페이지 | 20,000원 | 등록일 2022.08.12 | 수정일 2022.08.18

다운로드 장바구니
전전설3 Diode 실험 2 Diode rectifier

A. 실험 목적본 실험은 다이오드의 기본 기능인 정류작용에 대해 실험을 통해 이해하는 것을 목표로 한다.B. 실험 이론 및 과정 개략 설명DC 전원 공급 시스템은 교류 입력 전원을 트랜스포 머를 거쳐 원하는 전압으로 조절한 후에 다이오드를 이용한 정류회로를 통과하도록 ..

리포트 | 11페이지 | 2,000원 | 등록일 2023.11.25

다운로드 장바구니

이전10개 123 4 5 6 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감