• 통큰쿠폰이벤트-통합
  • 통합검색(6,200)
  • 리포트(4,963)
  • 자기소개서(648)
  • 시험자료(300)
  • 방송통신대(252)
  • 논문(15)
  • 서식(11)
  • ppt테마(4)
  • 노하우(4)
  • 이력서(3)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

조사설계 단계 논리설계및실험 FPGA 게임 사회조사분석사 실험12 멀티플렉서 hdl설계 텀프 제안서 에리카 register 자기소개서
판매자 표지는 다운로드시 포함되지 않습니다.

"논리설계및실험" 검색결과 21-40 / 6,200건

  • 판매자 표지 자료 표지
    디지털 회로 실험 및 설계 - 기본 논리 게이트(Gate) 및 TTL, CMOS I.F 실험 2
    디지털회로실험및설계 결과 보고서 #1( 기본 논리 Gate 및 TTL, CMOS I/F 실험 )과 목담당교수제 출 일학 번이 름1. 회로도, 이론값, 실험결과실험 1) 전압 ... 4.4V4.4V3V0V0V0V0V0V0V0V0V논리레벨HHLLLLLLLLL실험결과)0.0V 0.5V 1.0V1.5V 2.0V 2.5V 3.0V3.5V 4.0V 4.5V 5.0V입력 ... - 다섯 번째의 경우, 위 아래 모두 1이고 OR 게이트 1로 출력되지만 NOT 게이트를 만나 0이 된다.실험 5) AND-OR?NOT을 이용한 XOR 설계이론값)ABX
    리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 Register 실험결과보고서
    Chapter 1. 실험 목적register에 대해 이해하고 이를 회로로 설계할 수 있다.Chapter 2. 관련 이론ü Resister- 공동의 clock input과 여러
    리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 5주차 예비보고서 A+
    디지털 논리실험 및 설계 5주차 예비보고서1. 실험 준비1.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하나의 OR 게이트로 이루어져 있 ... = AB + (A十B)C1.2 응용 실험 (1), (2)의 회로를 구현하시오.전가산기 두 개를 직렬로 연결하면 두 자리 이진수의 덧셈 연산을 할 수 있는 논리회로가 구현될 것이 ... 다. [그림 2]의 회로가 전가산기로 동작하는 원리를 설명하시오.가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력
    리포트 | 5페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 10주차 예비보고서 A+
    디지털 논리실험 및 설계 10주차 예비보고서1. 실험 준비1.1 비동기식 카운터와 동기식 카운터의 작동 원리와 차이점에 대하여 서술하시오.카운터란 일정한 state가 반복 ... 기 때문이다.1.3 응용 실험 (1)이 십진 카운터로 동작하는 원리에 대하여 서술하시오.4bit 카운터는 0000~1111즉 0부터 15까지의 숫자를 나타낸다. 하지만 십진 카운터 ... ~9를 반복하는 십진 카운터의 역할을 하는 것이다.1.4 응용 실험 (2)가 십진 카운터로 동작하는 원리에 대하여 서술하시오.입력 J, K가 모두 1일 때 toggle이 일어난다
    리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 디지털IC 개요, 조합논리회로 실험결과보고서
    한 쉬운 모델 로 설계가 용이하기에 아날로그보다 디지털을 이용하여 대부분의 설계가 이루어짐을 알 수 있다.  회로의 종류 - 논리회로 : 논리 게이트를 이용하여 구성된 회로이다. ...  아날로그와 디지털의 가장 큰 차이점 아날로그는 연속적인 값이지만 디지털은 불연속적인 값이다. 따라서 디지털은 아날로그에 비해 장점이 많다. 특히 논리적이고, 계산이 가능 ... - 조합논리회로 : 오로지 입력에 의해서만 출력이 결정되며 따로 메모리를 갖고 있지 않은 회로이다. - 순차논리회로 : 입력과 현재의 상태에 의해 출력이 결정되며 조합논리회로와 달리
    리포트 | 11페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 4주차 예비보고서 A+
    디지털 논리실험 및 설계 4주차 예비보고서1. 실험 준비1.1 멀티플렉서와 부호기(encoder)의 차이를 설명하시오.- 멀티플렉서는 n개의 입력값을 받고 그 중 하나의 값 ... 를 이용하여 기본 실험 (2)를 어떻게 결선할 수 있는지 설명하시오.- Demultiplexer는 쉽게 말해 Output 단자를 선택하는 단자이다. 그리고 1-of-3 ... 경우이므로 출력단자 중 하나를 선택하는 기능을 하는 Demultiplexer와 같은 기능을 수 있다.1.5 응용 실험 (1)이 8-to-1 멀티플렉서로 동작하는 원리를 자세히
    리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 6주차 예비보고서 A+
    디지털 논리실험 및 설계 6주차 예비보고서1. 실험 준비1.1 ALU 74181의 datasheet을 읽고 네 자리 이진수의 덧셈을 74181을 이용하여 어떻게 구현할 수 있 ... 는지 설명하시오.ALU는 산술 논리 연산 장치로(Arithmetic Logic Unit), 두 개의 4비트 문자를 입력받고 16가지의 논리 연산과 16가지의 산술 연산을 수행하여 4 ... 비트의 출력값을 내보낸다. 이 16가지의 논리 연산과 산술 연산은 M, S0, S1, S2, S3 총 5가지로 선택할 수 있다.다음은 ALU 74181의 구조도와 수행할 수 있
    리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 8주차 예비보고서 A+
    디지털 논리실험 및 설계 8주차 예비보고서1. 실험 준비1.1 Gated D Latch의 동작에 대해 설명하시오.Latch는 Enable의 레벨(0또는 1)에 따라 1비트의 정보 ... 을 그대로 Q로 출력한다.1.3 D Flip-flop 7474의 datasheet를 확인하시오.1.4 T Flip-flop의 동작에 대해 설명하시오.＊응용 실험 (1)에서 결선할T ... -0을 출력할 것이다. 결과적으로 Q의 값은 뒤집어진다.따라서 T Flip-flop은 T에 1이 들어올 때마다 Toggle이 일어난다.1.5 응용 실험 (1)과 응용 실험 (2
    리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 7주차 예비보고서 A+
    디지털 논리실험 및 설계 7주차 예비보고서1. 실험 준비1.1 S-R Latch와 S’-R’ Latch의 동작에 대해 설명하시오.Latch는 1비트의 문자를 보관하고 유지할 수 ... 설명하고 응용 실험 (2) [그림 4]의 원리를 설명하시오.Pulse detector는 Pulse의 변화를 감지하는 회로이다. 두 개의 동일한 입력 중 하나에만 인버터를 취하 ... Reset. Q=0, A’=1로 만든다.1.5 J-K Flip-Flop 7476, 3-INPUT NAND 7410의 datasheet를 확인하시오.1.6 응용 실험 (2
    리포트 | 8페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 1주차 예비보고서 A+
    디지털 논리실험 및 설계 1주차 예비보고서1. 실험 준비1.1 AND 게이트7408의 datasheet를 읽는 법을 간단하게 서술하고 기본 실험 (1)의 회로를 어떻게 결선 ... CHARACTERISTICS:교류(AC)를 연결했을 때의 특성이다.-기본 실험(1)은 2개의 값을 입력받아 1개의 값을 출력하는 And 게이트로, (1,2), (4,5), (9,10), (12,13)번 핀 ... 되면 ‘쇼트’가 일어나 회로에 갑자기 큰 전류가 흘러 부품이 모두 타버릴 수 있다.1.3 기본 실험 (4)의 회로를 구현하시오.1.4 응용 실험 (2)의 회로를 구현하시오.1.5 응용
    리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 9주차 예비보고서 A+
    디지털 논리실험 및 설계 9주차 예비보고서1. 실험 준비1.1 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인 ... .3 응용 실험 (2)에서 초기화 하는 과정을 자세히 서술하시오.응용 실험 (2)는 링 카운터로, 초기화 하기 위해서는 하나의 출력만 1을 출력하고 나머지는 0을 출력해야 한다 ... -flop에는 1,0을 입력하여 CLR을 활성화시켜 0을 출력하도록 한다.2. 실험 결과2.1 기본실험 (1)CLKDQ0Q1Q2Q3??11000??00100??11010
    리포트 | 5페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 2주차 예비보고서 A+
    디지털 논리실험 및 설계 2주차 예비보고서1. 실험 준비1.1 NAND 게이트 7400, NOR 게이트 7402, XOR 게이트 7486의 datasheet를 확인하시오.-앞부분 ... (0), H : high(1)를 의미한다,1.2 기본 실험 (4)의 회로를 구현하시오.A, B를 NAND 게이트로 입력받고 출력값을 또 하나의 NAND 게이트의 두 입력값으로 한다 ... .1.3 응용 실험 (1), (2), (3)의 회로를 구현하시오.-응용 실험 (1)-응용 실험 (2)-응용 실험 (3)1.4 응용 실험 (3)의 결과를 예상하고 이유를 서술하시오
    리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험
    Chapter 1. 실험 목적반도체 소자를 활용하여 반가산기의 Truth Table을 확인하고, 반가산기를 사용하여 전가산기의Truth Table을 확인할 수 있다.Chapter ... 의 Cout과 Sum의 결과를 확인하여 그림 4와 같은 전가산기의 회로를 만들 수 있다. 마찬가지로 실험3에서 이용하는 회로는 그림4를 참고하여 연결하여 표2와 같은 진리표의 결과를 구할 수 있다.
    리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 MUX, DEMUX 실험결과보고서
    Chapter 1. 실험 목적MUX, DEMUX를 이해하고 이를 회로로 설계할 수 있다.Chapter 2. 관련 이론ü 멀티플렉서와 디멀티플렉서는 서로 반대 동작을 수행하는 회로 ... 는 조합논리회로- 선택 변수 조합에 따라 많은 입력들 중 하나를 선택하여 그대로 출력으로 넘겨준다.- 제어변수가 n개일 때 입력선은 개가 존재하며, 이 중 하나의 입력이 선택되어 1
    리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대학교 디지털논리실험및설계 1주차 예비보고서 A+
    1. 실험 준비1.1 AND 게이트 7408의 datasheet를 읽는 법을 간단하게 서술하고 기본 실험 (1)의 회로를 어떻게 결선하여야 하는지 pin 번호를 이용하여 설명하시
    리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.03.24
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대학교 디지털논리실험및설계 3주차 예비보고서 A+
    는지 확인할 수 있습니다. 기본 실험 (1) 회로의 경우 (00, 01, 10, 11)에 대한 디코딩 게이트는 각각 (Y0, Y1, Y2, Y3)이고, 어떤 input 이냐에 따라서 ... 특정 디코딩 게이트의 출력만 1이 되고 나머지는 0인 Active HIGH로 회로가 설계되었기 때문에 디코딩 게이트의 출력을 LED를 통해 확인함으로써 어떤 input이 2-bit 복호기로 들어왔는지 확인할 수 있습니다.
    리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대학교 디지털논리실험및설계 9주차 예비보고서 A+
    1.1 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하고 (MR)’의 역할에 대하여 설명하시오. 왜 입력이 A와 B로 나누어져 있는지 설명하시오.우선 8-bit Serial-in Parallel-ou..
    리포트 | 6페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대학교 디지털논리실험및설계 5주차 예비보고서 A+
    1.1 4.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하 나의 OR 게이트로 이루어져 있다. [그림 2] 의 회로가 전가산기로 동작하는 원리 ... 하게 됩니다.1.2 응용 실험 (1), (2)의 회로를 구현하시오.응용 실험 (1)응용 실험 (2) Σ3, Σ2, Σ1의 결과는 LED를 통해 확인할 수 있습니다.
    리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대학교 디지털논리실험및설계 8주차 예비보고서 A+
    1.1 Gated D Latch의 동작에 대해 설명하시오.Gated D Latch의 경우 오직 하나의 입력 (D)과 EN 입력만을 가지고 있습니다. EN이 HIGH 일 때, D가 HIGH 면 Latch는 Set 상태이고 D가 LOW 이면 Latch는 Reset 상태입니..
    리포트 | 6페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 2 실험결과보고서
    Chapter 1. 실험 목적Verilog HDL을 통해 FPGA를 이용하여 Full adder와 D 플립플롭을 설계해본다.Chapter 2. 관련 이론ü Verilog HDL ... 과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- IEEE 1364로 표준화되어있으며 회로 설계, 검증, 구현 등의 용도로 사용가능하다. ... - HDL을 사용해 설계를 할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성한다.- 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test
    리포트 | 6페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 31일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
9:17 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기