"기초전자회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

학사편입 전자전기공학부 충남대 전자 편입 floyd 기초회로실험 기계제어공학부 FPGA sk 오퍼 sk하이닉스 정보통신 편입 발진기

판매자 표지는 다운로드시 포함되지 않습니다.

"기초전자회로설계" 검색결과 21-40 / 2,541건

[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

1Preliminary report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕 ... 으로 작성되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목Verilog 언어를 이용 ... array (디지털 회로 반도체)- FPGA의 장점? 간편하게 설계한 로직을 반복적으로 이식할 수 있다? 빠르게 시장에 내다 팔 수 있다. (ASIC 대비)? ASIC은 한번 만드

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

1Result report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕으로 작성 ... 되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목Verilog 언어를 이용 ... 한 Sequential Logic 설계2. 실험결과 및 사진SR Flip-FlopT Flip-FlopD Flip-FlopSR Latch module Test Bench sourceSR Latch

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
서강대학교 기초전자공학실험 - 실험 9. 브리지 회로 설계 보고서

제목 : 5주차 설계보고서설계결과2.2kΩ 5.1kΩ 6.8kΩ 10kΩ 저항 각 1개씩과 10kΩ의 가변저항을 이용하여 임의의 저항을 측정하는 휘트스톤 브리지 회로를 설계하시오 ... 로본래회로2.382.3942.872.9031.5871.5911.596측정치와 이론치 사이에 저항의 허용오차로 인해 야기된 약간의 차이만 확인되었다. 따라서 테브난 등가회로 설계 ... .측정가능한 저항의 범위가 최대가 되도록 하기 위해 , , 의 저항을 택하여 다음과 같이 회로를 구성하였다.이때, 측정가능한 저항의 범위는 다음과 같이 주어진다.DC 10V의 전원

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 기초전자공학실험 - 실험 15. 직렬 공진회로 설계 보고서

1. 제목 : 12주차 설계 보고서2. 설계 결과L = 4mH, C = 0.47uF, R = 1kΩ을 이용하였다. 이때, 공진주파수 이다.< RLC 직렬 회로 >위 그림과 같이 ... 회로를 설계하였고 이 경우 이다. 직렬공진회로의 특성에 의해 교류전원의 주파수가 공진주파수일 때 최소 임피던스(=R), 최대 전류를 갖는다. 에너지 소모는 저항에서만 발생하고 저항 ... 에서의 전력 이므로 주파수가 공진주파수일 때 회로는 최대 전력을 갖는다.위와 같이 RLC 병렬 회로를 구성한 경우 이며 이는 RLC 직렬 회로에서의 Q값과 역수 관계에 있다. 병렬

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 기초전자공학실험 - 실험 12. RL 직렬회로의 인덕턴스 측정 설계 보고서

제목 : 09주차 설계보고서설계결과시정수가 다음과 같은 RC 직렬회로를 설계하여라. 단 캐패시터는 2개 이상을 사용하고 가변저항을 사용할 수 있다. 전압원은 DC 10 [V]인 ... 펄스 전압을 인가하시오.500 저항 1개와 0.1uF 축전기 2개를 이용하여 시정수가 0.1ms가 되도록 회로를 설계하였다. 전원으로는 DC 10V 펄스 전압 대신 DC 1V 펄스 ... 전압을 인가하였으며 설계 회로도 및 오실로스코프 전압 파형은 다음과 같다.미리 계산된 값과 실험 회로의 과도응답의 결과를 비교하여라.PSpice 시뮬레이션 결과는 다음과 같다.이

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
2학년 기초전자회로실험 전압분할 및 전류분할 회로 설계

기 초 전 자 회 로 실 험1. 실험 목적1-1 전압분할 및 전류분할 회로 설계(1) 지정된 전압, 전류 조건을 만족하는 전압?전류 분할기를 설계한다.(2) 회로를 구성하고 실험 ... 적으로 입증한다.1-3 중첩의 정리(1) 중첩의 정리를 실험적으로 입증한다.2. 실험 이론1-1 전압분할 및 전류분할 회로 설계전류분할 회로를 설계해야 할 필요가 종종 있다. 시행착오 ... 를 피하기 위해서는 주어진 조건을 면밀히 살피고, 적당한 회로 공식을 적용해야 한다. 설계과정은 문제의 특성에 따라 다르지만, 일반적으로 다음과 같은 과정을 거쳐야 한다.첫째

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA ... 를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험 ... 제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① 1-bit Full Adder와 Half Adder의 심볼

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 ... FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 Full Adder ... 와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① Verilog 문법, initial과 always, 배열과 대한 개념 및 예시② 1-bit Full Adder

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01

다운로드 장바구니
[중앙대 기초전자회로실험 A+ 예비보고서] 9. LPF와 HPF 설계

예비보고서[예비9]LPF와 HPF 설계0 0 0 교수님전자전기공학부학번이름[1] 목적- RC 및 RL filter를 설계하고 주파수응답을 실험으로 확인한다.[2] 준비물- DMM ... ]처럼 설정하면 된다.[figure,1]시뮬레이션 설정값[figure,2] LPF회로 설계[figure,3] 주파수에 따른 출력전압/입력전압 비(Linear(H)-log(주파수 ... 를 설계하라. 출력단자를 표시한 회로도를 그리고 R의 크기를 구하라.3.1과 마찬가지로 cut off freqency가이고, 현재 주어진 커패시터가 10nF임을 이용하면10nF인

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2016.09.17

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 ... FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1 ... display에 대한 이론 및 회로② Seven-segment display의 심볼 및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.③ Seven-segment

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 ... 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목 ... 이론 및 회로② Seven-segment display의 심볼 및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.③ Seven-segment

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
기초실험 및 설계(인하대전자) 능동필터회로2 예비보고서

에서 가산을 행할 수 있을 것이다. 이러한 회로를 Tow-Thomas 바이쿼드회로라고 부른다.KHN바이쿼드에서 행했던 것처럼, 노치 함수와 전대역 통과 함수에 필요한 유한 전송 ... 영점들을 실현하기 위해 네 번째 연산 증폭기를 사용하는 것과는 달리 Tow-Thomas 회로에서는 보다 경제적인 피드포워드 방안을 사용할 수 있다.

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2015.11.27

다운로드 장바구니
기초실험 및 설계(인하대전자) 능동필터회로1 예비보고서

2. 여파기 유형여기서는 특히 주파수 선택 기능, 즉 특정한 범위 내의 주파수 스펙트럼을 갖는 신호들은 통과시키고, 그 범위 외의 주파수 스펙트럼을 갖는 신호들은 저지시키는 기능을 수행하는 여파기에 초점을 맞춘다. 이와 같은 여파기는 이상적으로 전송의 크기가 1인 주파..

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2015.11.27

다운로드 장바구니
[중앙대 기초전자회로실험 A+ 예비보고서] 4. Thevenin 등가회로설계

전기회로 설계 실습 설계실습 4. 예비보고서담당교수 : 0 0 0 교수님학 과 : 전자전기공학부조 :학 번 :이 름 : 데 자 와1. 목적Thevenin 등가회로를 설계, 제작 ... 점퍼선 : 10cm 5개3. 설계실습 계획서3.1 브리지 회로에서 에 걸리는 전압과 에 흐르는 전류는 얼마인가?Pspice라는 프로그램을 이용하여 [Figure.1.1]처럼 회로 ... ]Pspice에서 회로설계 [Figure.1.2] Pspice simulation 결과[Figure.1.3]Pspice에서 전압차이 측정회로 [Figure.1.4] 전압차이 측정

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2016.09.17

다운로드 장바구니
전기전자기초실습_직병렬회로 설계

1. 실험목적(1) 직-병렬회로의 총 저항 RT 을 구하기 위한 규칙들을 실험적으로 입증한다.(2) 지정된 전류조건을 만족하는 직-병렬회로를 설계한다.2. 이론적 배경전기전자기초 ... 과 같은 직-병렬회로에 10-V의 전압이 인가되었을 때 약 5mA의 전류가 흐르도록 저항기의 전격 값을사용하여 회로를 설계한다. 모든 저항기의 값, IT 을 측정하기 위한 전류계 ... , 회로의 개·폐를 위한 스위치 S1 등을 포함하는 회로도를 그린다. 저항기의 값을 구하는 과정을 보인다.(11) 전원을 끄고 S1 을 개방한 상태로 과정 10에서 설계한회로를 구성

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2011.07.11 | 수정일 2018.05.17

다운로드 장바구니
[중앙대 기초전자회로실험 A+ 예비보고서] 7. RC회로의 시정수 측정회로 및 방법설계

예비보고서[예비7]RC회로의 시정수 측정회로 및 방법설계0 0 0 교수님전자전기공학부학번데 자 와1. 목적이 실험의 목적은 주어진 시정수를 갖는 RC회로를 설계하고 이를 측정 ... 하는 방법을 설계하는 것이다.2. 준비물- 전압안정 직류전원(0~15V)- DMM- Oscilloscope- Function generator- 탄소저항 : 22MΩ , 5%, 1/2 ... ) 2개또는 SPDT(single pole double throw) 2개- 시계 : digital 또는 초침이 있는 analog 시계3. 설계실습 계획서3.1 DMM으로 전압을 측정

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2016.09.17

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2 ... , NOR2, XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 ... .② Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.회로부품Field

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2 ... , XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 및 ... Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험결과NAND2 (0,0)NAND

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
[중앙대 기초전자회로실험 A+ 예비보고서] 2. 전원, DMM의 내부저항 측정장치 설계

전기회로 설계 실습 설계실습 2. 예비보고서담당교수 : 000교수님학 과 : 전자전기공학부조 :학 번 :이 름 : 데 자 와1. 목적건전지의 내부저항을 측정하는 장치와 DMM ... )의 내부저항을 측정하는 회로와 절차를 설계하여 제출하라. 단, 가능한 한 측정에 의한 전력소비가 최소가 되도록 10Ω 저항과 Pushbutton을 사용하라.1. 우선 DMM을 사용 ... (where Va=5V, Vb=-10V)6. DMM을 전압측정 mode에 놓았을 때 DMM의 내부저항을 측정하는 회로와 절차를 설계하여 제출하라. (저항이 필요하면 22MΩ을 사용하라

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2016.09.17

다운로드 장바구니
인하대 전자회로 실험 및 설계2 LAB2 시리얼 통신의 기초 결과보고서

Code (코드 기술)실험1) Wizard에서 우리가 설정한 내용이 실제로 어떠한 소스코드가 생성되는지, 그 소스 코드별 역할이 무엇인지 기술하시오 // USART0 Receiver buffer#define RX_BUFFER_SIZE0 8char rx_buffer0[R..

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2015.09.04

다운로드 장바구니

이전10개 123 4 5 6 7 8 9 10 다음10개

파워링크

신청하기