"Constructive Simulation(구성 시뮬레이션)"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

피드백 증폭기 전회실 전자회로 two stage opamp 메타비스의 부상 전전설1 pspice common emitter amplifier 고급전자회로실험 opamp 프로젝트 TCAD

판매자 표지는 다운로드시 포함되지 않습니다.

"Constructive Simulation(구성 시뮬레이션)" 검색결과 361-380 / 1,047건

실제보다 더 실제 같은 이미지 『시몬』 S1m0ne 레포트 보고서

같은 이미지로 구성된다. 사람들은 그 허구의 이미지에 열광하고 자신이 쫓는 대상이 진짜인지 가짜인지 생각할 겨를 도 없이 매체에 등장하는 대상을 향해 맹목적으로 찬양한다. 이런 ... 한다. 이 장면에서 타란스키는 홀로그램을 통해서 사람들 앞에 시몬을 등장시킨다. 현실세계에서 시뮬레이션을 이용하여 사람들 앞에서 나타내 보이는 것이다. 하지만 공연을 구경하는 사람 ... 들은 그런 시뮬레이션이 허구이고 가짜라는 생각은 하지도 않으며 그저 공연에 몰두하고 가상의 이미지에 열광만 할뿐이다. 이렇게 『시몬』속에서도 사이버스페이스가 현실의 시공간을 점령

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,500원 | 등록일 2017.02.25

다운로드 장바구니
[대충] 예비 MOSFET Current Sources

Current보다 작다.3. 예비보고 사항①그림 1과 2에서의 current mirror를 PSPICE로 시뮬레이션 하여라.실험책에 나와 있는 회로도를 Simulation 해보 ... 았으나, 제대로 된 결과값을 얻을 수 없었습니다. 그래서 다른 회로도를 구성하여 Simulation 을 해보았습니다.

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
전전컴실험III 제06주 Lab05 OPAMP3 Pre

들과는 다르게 하나의 OP_AMP를 이용하여 2차 filter를 구현시킬 수 있다는 특징을 가진다. Sallen-key 구조의 기본 구성 방식은 [그림 1]처럼 나타난다. 각 소자에 어떤 ... -lab & Simulation[1-1] 다음 그림은 Operational Amplifier 1개로 2차의 특성을 얻을 수 있는 Sallen-Key필터이다. 전달 함수를 구하고 Q ... 함수를 가지는 경우에는 식의 계수들을 이용하여 간편하게 Wo와 Q 값을 구할 수 있음을 확인하였다.첫 번째로 시뮬레이션을 확인한 회로는 전달 함수의 구조를 보았을 때 Low

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2017.02.05

다운로드 장바구니
VerilogHDL 가산기 정의와 카르노맵, 논리회로, TB 시물레이션,파형분석과 고찰

하고 결과값을 확인하였다.[2] 4bit full Adder Module & TB1. 코드소스2. Simulation3. 파형분석과 고찰전가산기(Full Adder)는 3 개의 입력 ... 에 대해 덧셈을 수행하는 모듈이다. Fulladder 1bit를 이용해서 4bit를 구성했다. Binary를 Unsigned로 바꿨을 때의 파형을 확인한 결과, Carry값이 생기 ... 면 carry_out이 상승하는 것을 알 수 있다.설계와 테스트벤치는 Verilog 언어를 이용하여 모델링 되었으며, 시뮬레이션으로 논리동작을 검증하고 결과 파형을 분석하여 설계

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2015.05.08

다운로드 장바구니
사회과 수업 모형 조사 분석

, 지에 기여할 수 있다.(4) 과제의 세분화를 통해 소외되는 학생이 없다 : 각 구성원들이 과제를 분담하게 함으로써 모든 학습자들이 협동학습에 참여하게 하는 효과를 가져온다.(5 ... ) 세분화된 학습 목표가 있다 : 소집단에게 학습 목표를 과제의 형태로 분명하게 제시하기 때문에 세분화된 학습 목표가 준비되어 있다.(6) 대면적 상호작용이 있다 : 소수의 구성원간 ... , 주제망을 구성? 질문 목록 (체크 리스트)의 작성어린이들이 프로젝트를 수행하는 과정에서 조사하고자 하는 질문 사항들을 사전에 수집, 정리해 둠제3단계프로젝트 활동의 단계? 현장 활동

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2019.03.19

다운로드 장바구니
BIM(Building Information Modeling) 정의 및 적용분야

Construct(AEC Infosystems, Graphisoft)BIM은 Building Information Modeling의 약자로 초기 개념설계에서 유지관리 단계에 까지 건물 ... 를 인지하여 건물의 변경 요소들을 즉시 반영한다. 따라서, BIM은 모든 빌딩 객체들 내에 특성, 관계, 정보가 모델 데이터를 이용한 시뮬레이션 또는 계산에 의해 얻을 수 있기 때문 ... 으며, 많은 관련 속성들의 확장을 허용한다. 또한, 이러한 속성들을 포함하는 모델은 분석 및 시뮬레이션을 위해 접근할 수 있는 많은 관계 타입들을 제공한다.? 속성 통합: BIM

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2017.07.10

다운로드 장바구니
전전컴설계실험2-7주차예비

에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제 장비의 FPGA Module ... Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제 장비의 FPGA ... 을 생성한다.8. Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전자전기컴퓨터설계 실험3(전전설3) 9주차 결과

.■ Inverter 동작 원리다음과 같이 n-mos와 p-mos로 구성된 회로를 cmos 회로라고 한다. 다음 사진은 n-mos, p-mos 회로가 serise로 연결된 회로로 inverter ... ] 사전 보고서의 계산 값, PSPICE Simulation을 수행한 값과 비교하시오.측정값이론값Drain 단자 전압2.107794 VSource 단자 전압-0,982841 V전류0 ... 에서도 마찬가지이다. 일반적으로 하나의 저항과 하나의 MOSFET을 사용하는 회로와 CMOS회로를 비교해볼 수 있는데 이번 실험에서도 CMOS로 구성된 inverter회로를 하나의 저항과 하나

Non-Ai HUMAN
| 리포트 | 16페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

다운로드 장바구니
[기계설계제도] CATIA를 이용한 연필 깎기 모델링

기를 5개 Part로 나눠 모델링 한 뒤 Assembly 과정을 통해 하나의 물체로 조합하였다. 모델링을 통하여 물체에 이용된 메커니즘을 파악하고 개선방안과 구성 원리를 파악 ... 하였다.목차서론 설계구성요소 현실적 제한 요소 결론 부록부록 A – 추진 일정 부록 B – 회의록 부록 C - 참고자료서 론필요성실제 모델링을 통하여 메커니즘 파악이 용이해 진다. 크기 ... 하게 할 수 있다. 모델링을 한 뒤에 제약조건을 부여하고 시뮬레이션을 이용하여 좀 더 창의적인 개발이 이뤄지기도 한다. 연필 깎기에 사용된 유성기어는 크기에 비해 효율성이 좋은 기계

Non-Ai HUMAN
| 리포트 | 48페이지 | 2,000원 | 등록일 2014.10.28

다운로드 장바구니
시립대 전전설2 [1주차 결과] 레포트

of this LabISE 시뮬레이션을 이용하여 simulation Run time을 설정하여 원하는 파형을 출력하는 것이다. 이번 실험에서는 AND 게이트와 Half adder ... 하는 것이 불가능하므로 가산 회로로서는 불완전하여 이와 같은 회로를 반가산기라고 한다.리플캐리가산기전가산기를 병렬로 연결하면 여러 비트로 구성된 2진수의 덧셈 연산을 수행할 수 있 ... , pakage PQ208, Speed -4, synthesis Tool XST, Simulator lSim, Preterred Language Verilog를 설정해준다.2) sc

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
디지털 시스템 설계실험 Verilog, Simple computer 구현(Control Unit, Datapath, Data memory 등) FPGA보드 결과 사진

확인)실험결과Simple Computer 설계도먼저 Simple Computer는 크게 ControlUnit과 Datapath로 구성되어있고 데이터를 저장하는 곳으로 Data ... 의 Instruction 코드를 작성하였다. SRAM[4]와 SRAM[12]는 JUMP되어서 없다. 처음에 Simulation을 돌릴 때 몇 번 원하는 값이 나오지 않 ... 하여 시뮬레이션을 실행하였다. 올바른 값이 출력되었다(input 2,3 - output 6)토의이번 실험은 앞서 구현한 Datapath와 ControlUnit등을 이용하여 최종

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.16

다운로드 장바구니
아주대 전자회로실험 설계 예비보고서 1. C측정회로설계

되어 전류가 흐르지 못한다. 이처럼 교류의 한쪽만을 통과시키므로 반파 정류라 한다.반파 정류는 전파 정류 회로보다 효율이 반으로 떨어지지만 정류 회로중 가장 간단하게 구성할 수 있 ... 라고 하며 이 회로는 사실상 작은 리플을 가진다. 전파 정류기를 만들기 위해 아래와 같이 회로를 구성할 수 있는데 이 구성은 bridge rectifier라고 불린다. 아래 ... Series식에서 항수가 많아지면 많아질수록 오차가 적은 Approximation을 얻을 수 있다. 설계한 회로에서 Simulation값이나 실험 결과 값의 값을 Precisely

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2015.10.06

다운로드 장바구니
기말추가-생산관리

자료를 옮겨 적은 것은 무효처리함.2. (30점)(1) 몬테카를로 시뮬레이션의 개념을 설명하고,(2) 이를 수치적 예를 들어 설명하라.단, 기존 학습자료를 옮겨 적은 것은 무효처리 ... 함.Ⅰ. 서론계획내용인 프로젝트의 달성에 필요한 전 작업을 작업관련 내용과 순서를 기초로 하여 네트워크상으로 파악하며 통상 프로젝트를 구성하는 작업 내용은 이벤트라 하여 원 ... 다.몬테카를로 시뮬레이션이란 불확실한 상황에서의 의사결정을 목적으로 확률적시스템의 모의 실험에 이용되는 절차를 말하며, 핵심은 모형의 확률요소들에 대한 실험이다.이는 확률적 또는

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,500원 | 등록일 2015.10.13

다운로드 장바구니
아주대 전자회로실험 예비보고서 4. 정궤환회로

회로- 그림 4-4 슈미트 트리거 회로시뮬레이션 회로도(1) R=3kΩ으로 하고, 그림 4-4의 회로를 구성하라.(2) 오실로스코프를 사용하여 출력파형을 관찰한다. 이때 오실로스코프 ... 1. 실험제목 : 실험 4. 정궤환 회로2. 실험목적 : 연산증폭기를 사용한 정궤환 회로를 구성하여, 슈미트 트리거회로의 특성을 관찰하고, 이를 이용한 사각파 발생기를 구성 ... .350Vsat(14.629V)에서 순간적으로 -Vsat(14.629V)로 향하는 순간인 V _{TH}전압을 찾을 수 있었다. 이렇게 Simulation실험으로 구한 V _{TH

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2015.10.06

다운로드 장바구니
[A+] 기초공학실험 레포트 자동차 경보기 시스템

and R and D and B )or ( K and R and D and O and bar{B} )4. 회로도< Waveform ＆ Simulation >→ 위의 회로도 및 ... Waveform 결과는 가정 ③ 에 따른 불가능한 경우를 제외한 수치만을 입력하여 얻은 결과이다.→ Waveform ＆ Simulation 의 결과, 회로 내부의 손실로 인한 시간 ... 에 따른 시뮬레이션 결과를 통한 가상적인 분석에 의한 실험이었다. 하지만 실제 진리표를 짜보고 그것을 프로그래밍 하면서 그리 단순한 것만은 아니라는 생각이 들었다. 우리가 현실

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2015.03.29

다운로드 장바구니
CT Simulation의 개요

, 위치결정 레이저 , 가상 시뮬레이션 소프트웨어 2. CT Simulator 구성1 단계 : 환자 위치잡이와 고정 3 . CT Simulation 과정3 . CT Simulation ... CT Simulation 장정현 유재용 송기환 이경 표 3-C 1 조 방사선치료학목차 1 2 3 4 5 CT Simulation 이란 ? CT Simulator 구성 CT ... 치료촬영 ( 치료부위결정 ) 전산화치료계획 및 선량계산 방사선치료 방사선치료 흐름도보조기구 Breast Board 고정기 구 IR Camera Ink2. CT Simulator 구성

Non-Ai HUMAN
| 리포트 | 22페이지 | 2,000원 | 등록일 2012.08.25

다운로드 장바구니
전전컴설계실험2-5주차결과

Primitive Modeling 방법과 Behavioral Modeling 방법으로 설계하여 Simulation 통해 동작을 검증한다.(2)Essential ... 두 가지와 올림수용의 회로로 구성되어 있다.(1bit Full Adder Logic Diagram)(1bit Full Adder 진리표)ABZ(C in)SCout0 ... 라 Gate 수준의 설계를 가능하게 한다.-테스트벤치모듈HDL 모델을 시뮬레이션을 하기 위한 Verilog 모듈DUT에 인가될 시뮬레이션입력(stimulus)을 생성하는 구문시뮬레이션

Non-Ai HUMAN
| 리포트 | 23페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
[결레] 공통이미터 증폭기

)에 표시했다. 이 때, 오차는 PSPICE 시뮬레이션을 통해 구한 전압이득 값을 기준으로 계산했다.표 5 ) PSPICE Simulation에 의해 구한 parameter와 전압이득V ... 이득이 10V/V 이상 나오는지 실험하기 위해서, 함수 발생기와 오실로 스코프를 연결한 회로를 다시 구성했다. 실험회로 1을 계속 사용했으며, 그림 5)에서 확인할 수 있 ... 했을 때, 아래 PSPICE 시뮬레이션 결과인 그림 11)과 매우 흡사하다.그림 11 ) 실험회로 1을 이용한 4.1.1 실험에 대한 시뮬레이션뿐만 아니라 기본 BJT 특성인V_BE

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2016.11.21

다운로드 장바구니
opAmp 텀프로젝트

k옴 가변저항을 연결하여 입력신호의 세기를 조절하여 볼륨을 조절할 것이다.■ Pspice Simulation가변저항은 고려하지 않고 시뮬레이션 했다. 원래 입력신호는 MP3 오디오 ... 과 Gain 설정 방법이 다르다. LM741소자는 입출력단에 저항을 이용하여 피드백 회로를 구성해 주었던 반면, LM386은 Gain을 조절하는 핀(1-8, 1-5)이 따로 존재 ... 를 살펴보면, BJT로 구성되어 있음을 알 수 있는데, 입력단의 BJT집단은 저잡음 증폭기로써 케이블을 타고 흘러들어온 신호의 잡음을 제거해주는 역할을 한다. 파란색 동그라미 부분은 CE

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2016.08.17

다운로드 장바구니
전전컴설계실험2-5주차예비

HDL 문법을 연습하여 1-bit Full Adder를 Gate Primitive Modeling 방법과 Behavioral Modeling 방법으로 설계하여 Simulation ... 며, 일반적으로는 가산기 두 가지와 올림수용의 회로로 구성되어 있다.(1bit Full Adder Logic Diagram)(1bit Full Adder 진리표)ABZ(C in ... 와 버스뿐만 아니라 Gate 수준의 설계를 가능하게 한다.-테스트벤치모듈HDL 모델을 시뮬레이션을 하기 위한 Verilog 모듈DUT에 인가될 시뮬레이션입력(stimulus)을 생성

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니

이전10개 14 15 16 17 181920 21 22 23 다음10개

파워링크

신청하기