"디지탈실험보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털시스템실험 4bit adder 회로설계 예비보고서 실험12 멀티플렉서 전기회로 labview programming rlc 직렬공진 회로 존슨 카운터 디지털회로실험 중앙대학교

판매자 표지는 다운로드시 포함되지 않습니다.

"디지탈실험보고서" 검색결과 321-340 / 5,236건

NAND, NOR, XOR 게이트 디지털회로실험 결과보고서

디지털회로실험 결과보고서-Lesson 3 결과NAND, NOR, XOR 게이트실험3 NAND, NOR, XOR 게이트1.실험목적1) 기본 게이트인 NAND, NOR, 그리고 ... ) 전원 공급기, 오실로스코프, 그리고 로직 프로브 등 각종 실험 장비의 조작법을 익힌다.2.실험결과1. NAND 게이트 동작 확인NAND gate입력출력ABCDEFG논리값전압값 ... .080111100.19600.23000.212☞ 첫 번째 실험은 NAND게이트의 동작을 확인하기 위해 NAND게이트 소자인 7400TTL을 사용해 위 그림과 같은 회로를 구성하고 이때

리포트 | 5페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
7-세그먼트 디코더 디지털회로실험 예비보고서

디지털회로실험 사전보고서-Lesson 6 7-세그먼트 디코더1. 7-세그먼트 디코더 회로 동작 확인7-세그먼트 디코더 datasheet- 7-세그먼트는 0부터 9까지의 숫자 또는 ... 다. 마찬가지 방식으로 두 번째 모양의 출력은 숫자 1의 모양과 같다. 7-세그먼트의 datasheet를 찾아보며 출력결과를 비교해본 결과 동일한 결과를 얻을 수 있었다.결론 및 토의이번실험 ... 은 디코더 회로를 가지고 10가지의 서로다른 숫자모양을 출력하는 7-세그먼트의 출력을 확인해보는 실험이다. 시뮬레이션 실험에서는 a~g까지의 출력이 서로다른 7개의 led역할

리포트 | 5페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
NAND, NOR, XOR 게이트 디지털회로실험 예비보고서

디지털회로실험 결과보고서-Lesson 3 예비NAND, NOR, XOR 게이트1. NAND 게이트 동작 확인NAND gate시뮬레이션 결과결과 예측입력출력ABCDEFG ... 고 실험에 임하기 때문에 결과를 미리 쉽게 예측할 수 있었고 논리도를 설계하는 것도 어렵지 않았던 실험이다.4.XOR 등가 회로XOR 등가회로결과 예측입력출력ABCDE ... 00000011011001111000XOR 게이트의 등가회로이기 때문에 위 논리도의 결과는 예비실험 3의 XOR게이트의 결과값과 동일한 값이 나와야 한다. 시뮬레이션 결과 동일한 결과를 얻을 수 있

리포트 | 6페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
[예비보고서] 논리게이트 예비보고서 디지털공학실험

와 접지를 해당 핀에 연결하라. 보고서의 표 4-2에 주어진 대로 가능한 모든 입력의 조합을 연결하여 NAND게이트 하나를 테스트하라. 논리 1은 1㏀의 직렬저항을 통해 연결 ... 4논리 게이트-1■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 실험을 통한 NAND, NOR 및 인버터 게이트의 진리표 작성● NAND와 NOR 게이트를 이용 ... 게이트1.0㏀ 저항■ 심층 탐구 실험용 부품7486 quad XOR 게이트관련이론논리에서는 논리 ‘1’ 또는 논리 ‘0’ 이라는 두 개의 정상 조건만을 다룬다. 이러한 조건은 스위치

리포트 | 5페이지 | 1,000원 | 등록일 2008.11.16

다운로드 장바구니
[디지털시스템실험(Verilog)] General Purpose Register File(Register) 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Register실험목표① NAND게이트를 사용하여 SR Latch를 설계한다.② D Flip-Flop을 설계한다.③ D Flip-Flop을 사용하여 2-read port / 2 ... -write port / 16 register를 가지고 있는 General purpose register file을 설계한다.실험결과① General Purpose Register

리포트 | 6페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
디지털 논리 실험, 기본 논리 게이트 결과 보고서

3. 결과 토의 사항1) 그림 1-2, 그림 1-4와 같이 회로를 구성할 경우 두 회로는 어떤 차이를 보이는지 조사하시오.그림의 회로를 수식으로 표현하면, 그림 1-2 (a)는 Z=ABC 이고, 그림 1-2 (b)는 Z=(AB)C 이다. 두 수식은 같으므로 두 회로는 ..

리포트 | 6페이지 | 1,000원 | 등록일 2009.07.18

다운로드 장바구니
디지털 논리 실험, 기본 논리 게이트 예비 보고서

Chapter 1. 기본 논리 게이트(AND, OR, NOT)1. 실험목표① 기본적인 논리 게이트의 동작 특성을 이해하고 이를 통하여 여러 논리 소자(Logic Component

리포트 | 3페이지 | 1,000원 | 등록일 2009.07.18

다운로드 장바구니
디지털공학실험 10/e 21장 결과보고서 입니다. 저자 David.M.Buchla

에 대한 개념을 확실히 이해하기 위해 ‘이론요약’을 복습하여라. 입력조건을 갖는 다음-상태 표가 실험보고서의 표 21-1에 나타나 있다. 데이터 선택기의 입력 중 세 개가 예로써 표 ... ) 실험 방법 1에서 결정된 입력으로부터 실험 보고서에 있는 그림 21-4의 회로도를 완성하여라. 각 데이터 선택기와 ENABLE 단자에 대한 입력을 나타내어라. 데이터 선택기의 선택 ... 4. 실험 목표 : 입력변수에 의해 제어되는 순차 카운터 설계 완성.설계된 카운터의 회로 구성과 테스트.5. 실험 준비물 : 74LS153 2조 데이터 선택기, 74080 4조

리포트 | 3페이지 | 1,500원 | 등록일 2013.02.21

다운로드 장바구니
디지털공학실험 10/e 19장 결과보고서 입니다. 저자 David.M.Buchla

한다. ‘이론 요약’에서 설명한 방법으로 시퀀스를 분석하여라. 실험 보고서의 표 19-2를 완성하여라. 표로부터 실험보고서에 예상되는 상태로를 그려라.출력입력QBQAJB =KB =JA ... 하여라. 디코더 회로는 컴퓨터에서 자주 사용되는 부분적 디코딩의 한 예이다.6) 실험보고서의 표 19-3을 완성하여 카운터를 분석하여라. 사용되지 않은 상태를 포함하여 가능한 모든 ... 4. 실험 목표 : 도표 작성 방법을 사용하여 동기 카운터의 계수 시퀀스 분석.디코더를 이용한 동기 카운터 구성 및 분석과 상태 다이어 그램 작성.오실로스코프를 사용하여 플립플롭

리포트 | 5페이지 | 1,500원 | 등록일 2013.02.21

다운로드 장바구니
디지털 논리 실험, Half adder와 Full adder 실험 결과 보고서

Ⅰ. 실험결과Fig 1) Full Adder의 GraphFig 2) Full Adder의 Timing AnalyzerFig 3) 4-bit Adder/Subtractor ... *************10111010001101101101011111실험 6에서는 Half Adder와 Full Adder의 원리를 공부하고 그 원리를 토대로 회로를 구성하고 Verilog HDL로 코딩하여 결과를 확인해보 ... /Subtractor의 진리표실험 7에서는 2의 보수를 이용한 4-bit Adder/Subtractor에 대해 공부하고 코드로 설계해 보았다. 기본적으로는 실험 6의 전가산기와 같은 원리

리포트 | 4페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
디지털공학실험 10/e 22장 예비보고서 입니다. 저자 David.M.Buchla

로 사용하기 위한 피드백 루프를 완성하여라. 실험보고서에 완성된 회로도를 그려라.2) 회로를 연결하여라.(CLEAR와 SHIFT/LOAD 푸시버튼은 선으로 만들어 사용해도 된다 ... 다음, 펄스 발생기를 1KHz로 높이고, 존슨 카운터 출력에 대한 타이밍 다이어그램을 실험보고서의 해당 공란에 그려라.4) 그림 22-2와 74195 함수표를 참조하여 링 카운터 ... 의 회로로 변경하여라. 실험 보고서에 일부분만 완성한 회로가 있다. 링 카운터는 피드백 되는 비트를 반전시키지 않기 때문에 원하는 비트 패턴은 시프트 레지스터의 병렬 적재 기능

리포트 | 5페이지 | 1,000원 | 등록일 2013.02.21

다운로드 장바구니
디지털공학실험 10/e 20장 결과보고서 입니다. 저자 David.M.Buchla

으로 QA와 QC를 비교하였다. 이 결과 예비보고서의 결과예측과 같은 값을 얻을 수 있었다. 또한, 주 시퀀스만 파형을 통해서 확인할 수 있었다.설계한 카운터에 디코딩된 출력이 필요 ... 4. 실험 목표 : 선택 순서의 16 상태 동기 카운터 설계5. 실험 준비물 : 74LS76A 2조 J-K 플립플롭 2개, 74080 4조 AND 게이트 또는 실험자가 결정 ... 한 다른 SSI IC, 1㏀ 1개6. 실험내용 및 결과 다음-상태표· 상태도를 통한 도표 작성현재상태다음상태QCQBQAQCQBQA00

리포트 | 4페이지 | 1,000원 | 등록일 2013.02.21

다운로드 장바구니
디지털공학실험 10/e 22장 결과보고서 입니다. 저자 David.M.Buchla

다. 그림 22-2와 74195의 함수표(표 22-1)를 참조하여 존슨 카운터로 사용하기 위한 피드백 루프를 완성하여라. 실험보고서에 완성된 회로도를 그려라.2) 회로를 연결 ... 된다. 3) LED의 패턴을 관찰하여라. (0일 때 LED가 ON된다.) 그 다음, 펄스 발생기를 1KHz로 높이고, 존슨 카운터 출력에 대한 타이밍 다이어그램을 실험보고서의 해당 ... 의 출력에 대한 타이밍 다이어그램을 실험 보고서의 해당 공란에 그려라. ? ? ⇒ 링 카운터는 존슨 카운터와 반대로 0이 시프트 됨을 확인할 수 있다. LED 시퀀스를 통해서

리포트 | 4페이지 | 1,500원 | 등록일 2013.02.21

다운로드 장바구니
디지털 논리 실험, Half adder와 Full adder 실험 예비 보고서

Ⅰ. 실험목표1. Half Adder와 Full Adder의 구성과 동작 원리를 이해한다.2. Adder을 이용하여 간단한 논리회로를 직접 구성해본다.3. 논리회로에서 구현

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
[디지털시스템실험(Verilog)] Data Mapping Unit, Execution Combination Top 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Data Mapping Unit, Execution Combination Top실험목표① PICO Processor의 Data Mapping Unit을 구현한다.② Data ... Execution Combination Top을 구현한다.실험준비물ModelSim(HDL Simulator)기본지식① Data Mapping UnitArithmetic logical unit

리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] 32-bit Adder-Substracter 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목32-bit Adder ... -Substracter실험목표① 32-bit 2's Complement Unit을 설계한다.② 32-bit Subtracter를 설계한다.③ 32-bit Adder-Subtracter를 설계 ... 한다.④ 32-bit Carry Select Adder를 설계한다.실험준비물ModelSim(HDL Simulator)기본지식① 2′s complement unit의 원리2의 보수

리포트 | 2페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
Verilog HDL을 이용한 디지털 회로실험 사전보고서

동기식 카운터 vs 비동기식 카운터 순차회로는 동기식 순차회로와 비동기식 순차회로로 구분할 수 있다. 동기식 순차회로는 회로 구성에 사용된 모든 플립플롭들이 하나의 공통 클럭을 동시에 공급받도록 구성된 회로를 말한다. 이에 반해 비동기식 순차회로는 플립플롭들이 서로 다..

리포트 | 12페이지 | 9,000원 | 등록일 2008.12.25

다운로드 장바구니
8비트 동기식 카운터 디지털회로실험 예비보고서

디지털회로실험 사전보고서-Lesson 9 8비트 동기식 카운터□ 시뮬레이션1) 74163 TTL의 동작확인회로도시뮬레이션 결과시뮬레이션 실험에서는 특별한 모드의 사용이 필요가 없 ... 으므로 클럭과 입력신호를 제외한 입력핀에 입력값을 1로 주어 시뮬레이션을 진행한다. 실험에서 원하는 결과는 카운터 결과 값이 증가되는 현상을 관찰하는데 있다. 74163 TTL소자 ... 는 클럭이 상승할 때 동작하는 동기식 카운터이다. 실험에서 사용하는 74163 TTL소자의 datasheet는 쿼터스2 프로그램 내에 있는 소자와 핀 종류가 달라 실험을 진행하는데

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
전전컴실험Ⅱ 06반 제14주 Project [중간보고서] 전자시계, digital watch

..PAGE:1Verilog digital clock project 전자전기컴퓨터 공학부2009440111 이종욱..PAGE:2프로젝트 block diagram로젝트 진행사항

리포트 | 6페이지 | 1,000원 | 등록일 2013.09.09

다운로드 장바구니
래치, 플립플롭, 시프트 레지스터 디지털회로실험 예비보고서

디지털회로실험 사전보고서-Lesson 7 래치, 플립플롭, 시프트 레지스터□ 시뮬레이션1) SR 래치 동작 실험.회로도시뮬레이션 결과입력출력SRQ_AQ_B0110100111변화없 ... 음Q_A = Q, Q_B = Q`결과 진리표래치는 이진 저장소자로써 활용되는 회로이다. 실험에서는 2개 NAND 게이트와 그 결과에 따른 피드백으로 회로를 구성한다. 게이트의 출력 ... 과 동일한 것을 확인할 수 있다.2) Enable 이 있는 SR 래치 동작 실험회로도시뮬레이션 결과입력출력ESRQ_AQ_B0XX변화없음100변화없음1010111010Q_A = Q, Q

리포트 | 6페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니

이전10개 12 13 14 15 161718 19 20 21 다음10개

파워링크

신청하기