"디지탈실험보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털시스템실험 4bit adder 회로설계 실험12 멀티플렉서 예비보고서 전기회로 디지털회로실험 존슨 카운터 labview programming rlc 직렬공진 회로 아주대 labview

판매자 표지는 다운로드시 포함되지 않습니다.

"디지탈실험보고서" 검색결과 301-320 / 5,206건

[디지털시스템실험(Verilog)] PICO Processor - Decoder 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Decoder실험목표① PICO Processor의 Decoder를 구현한다.실험결과① Decoder의 시뮬레이션 결과Decoder의 시뮬레이션 결과는 다음과 같다.Wave form ... 5bit control(이 모듈에서는 'alu_op')로 출력하는 방법으로 모듈을 구현하였다.실험시 주어진 ISA(Instruction Set Architecture)파일은 모듈

리포트 | 4페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] 32×32 Binary Multiplier 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목32×32 Binary ... Multiplier실험목표① 32×32 Unsigned Binary Multiplier를 gate level로 구현한다.② Unsigned Binary Multlplier를 확장 ... 하여 Signed Multiplier를 구현한다.실험결과① 32×32 Unsigned Binary Multiplier의 시뮬레이션 결과63×77 = 4851 이다.설계된 unsigned

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] Multiplexer & Logical Unit 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목Multiplexer ... & Logical Unit실험목표① 128 to 4 Multiplexer를 hierarchy하게 설계한다.② Processor의 Logical Unit들을 설계한다.실험결과실험 ① 128 to ... 이 결과 'dout'에 정확히 도출되었음을 확인할 수 있다.실험 ② Logical Unit들의 설계32bits AND, OR, XOR, NOT게이트의 설계는 테스트벤치 파일을 제작

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
포토센서 및 디지털스위치 회로 실험 결과보고서

와 역할을 몰라서 접지를 사용해야 될지 모르지만 만약 포토 커플러를 사용해서 접지를 한다면 어떻게 해야 될지도 의문점이다.2. 실험 #2 디지털 스위치⑴. 실험목적- 포토 스위치의 신호 ... 를 LabVIEW를 통하여 PC로 읽어드리고 그 구성 회로를 구성하고이해한다.⑵. 실험 준비물 ① 디지털 스위치 - 디지털 출력을 내는 소자로서 (+), (-) 단자를 한 번 ... Acquisition의 약자이다. DAQ는 하드웨어를 이용한 아날 로그 입력이나 출력, 디지털 입출력과 카운터/타이머 측정을 총칭하여 말한다.⑶. 실험 과정① 실험에 필요한 준비물을 준비

리포트 | 10페이지 | 3,000원 | 등록일 2010.12.15

다운로드 장바구니
[디지털시스템실험(Verilog)] Memory Top & Writeback 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... 과 같다.각 input 및 output은 참고 자료에 모두 나와있으며 예비보고서에도 기재하였으므로 생략하도록 하겠다.처음으로 나오는 2to1 MUX는 memory ... - Memory Top & Writeback실험목표① PICO Processor의 Memory Top과 Writeback을 구현한다.실험결과① Memory Top의 시뮬레이션 결과

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] Memory Top & Writeback 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Memory Top & Writeback실험목표① PICO Processor의 Memory Top과 Writeback을 구현한다.실험준비물ModelSim(HDL Simulator)기본

리포트 | 3페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
디지털 논리 실험, 산술 논리 회로 실험 결과 보고서

??Ⅹ?Ⅸ 실험결과module ALU(en, ctrl_s, in_a, in_b, out_f);input en;input [3:0] ctrl_s;input [3:0] in_a ... ReservedⅠ 결과분석 및 고찰이번 실험은 CPU(Central Processor Unit)와 같은 Controller Unit의 기본이 되는 동작을 수행하는 논리회로인 산술논리장치(ALU ... ; Arithmetic Logic Unit)의 동작을 확인하는 것이다. Verilog code로 작성한 뒤, Han Back Digital Training Kit를 이용해서 작성

리포트 | 10페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
디지털공학실험 플립플롭 예비보고서

예비 보고서날 짜학 과학 번이 름실 험 조실험조원Flip Flop1.제목 : flip-flop2.목적 : 순서논리회로의 기반이 되는 flip-flop을 RS, D, T, JK ... 표4.실험순서(1) 디지털 실험기판 위에 7400 NAND 게이트를 이용하여 RS flip-flop 회로 (a)를 구성하고 데이터 스위치로 S, R 의 논리 상태를 표 1과 같이

리포트 | 4페이지 | 1,000원 | 등록일 2009.03.27

다운로드 장바구니
디지털공학실험 플립플랩 [예비보고서]

예비 보고서날 짜학 과학 번이 름실 험 조실험조원플립 플롭1. 목 적순서논리회로의 기반이 되는 플립플롭(flip-flop)을 RS, D, T, JK, 주종(masterslave ... =1일 때 출력이 반전될 뿐이다◐ 회로도로부터 JK 플립플롭이 A와 B의 마스터와 슬레이브로 구성되어 있음을 알 수 있다3.실험순서(1) 디지털 실험기판 위에 7400 NAND ... ) 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고 전반적인 이해를 도모하도록 한다.2. 이 론실험 1, 2, 3 에서는 기본논리게이트와 이를 이용한 조합논리회로에 관해서 살펴보

리포트 | 3페이지 | 1,000원 | 등록일 2009.03.27

다운로드 장바구니
디지털공학실험 플립플롭 예비보고서

는 그림8 에 보인 것과 같다.3. 실험기디지털 실험장치오실로스코프NOT 게이트 7404NAND 게이트 7400D 플립플롭 7474JK 플립플롭 7476 (오실로스코프)4. 실험 회로 ... 도5. 실험절차(1) 디지털 실험기판 위에 7400 NAND 게이트를 이용하여 RS 플립플롭 회로(a)를 구성하고 데이터 스위치로 S, R의 논리상태를 표 1과 같이 변화시키면서 오실로스코프로 Q와 ... 적인 이해를 도모하도록 한다.2. 이론실험 1, 2, 3 에서는 기본논리게이트와 이를 이용한 조합논리회로에 관해서 살펴보았다. 이 실험에서는 입력 신호의 순서에 따라서 동작 및 출력

리포트 | 9페이지 | 1,000원 | 등록일 2009.03.27

다운로드 장바구니
디지털공학실험 플립플롭 예비보고서

(clear) 스위치를 삽입시킬 수 있으며, 이러한 경우에 대한 표시기호는 그림8 에 보인 것과 같다.4. 실험 순서 :(1) 디지털 실험기판 위에 7400 NAND 게이트를 이용 ... 1. 실험 제목 : flip-flop2. 목적 : 순서논리회로의 기반이 되는 flip-flop을 RS, D, T, JK, 주종 (master slave) flip-flop 등 ... 을 대상으로 하여 동작 원리를 살펴보고 전반적인 이해를 도모하도록 한다.3. 이론 : 실험 1, 2, 3 에서는 기본 논리 게이트와 이를 이용한 조합논리회로에 관해서 살펴보았다. 이

리포트 | 4페이지 | 1,000원 | 등록일 2009.03.27

다운로드 장바구니
디지털공학실험 예비보고서

실험 4 다단 논리회로 설계4.3 실험내용4.3.1주어진 진리표를 SOP 형태로 간략환 후 AND-OR 회로망을 얻고, 이를 NAND-NAND 회로망으로 변환한 뒤 실현하라.입력

리포트 | 7페이지 | 2,000원 | 등록일 2007.03.26

다운로드 장바구니
디지털공학실험 예비보고서

실험 3 부호변환기 설계3.3 실험내용3.3.1표 3.2와 같이 주어진 입력 코드를 해당하는 출력 코드로 변화하는 회로를 설계하고자 한다.표3.2 코드 변환기입력 코드출력코드 ... 'C② 실험 3.3.1.1에서 간략화된 코드 변환기를 TTL 계열의 게이트를 사용하여 구현하고 동작을 확인하라.3.3.2Braille은 튀어나온 점의 감촉을 느낌으로 해서 시각장애인

리포트 | 7페이지 | 2,000원 | 등록일 2007.03.26

다운로드 장바구니
디지털 논리 실험, 산술 논리 회로 실험 예비 보고서

Ⅰ. 실험목표(1) 마이크로 콘트롤러 유닛(Micro Controller Unit)의 핵심 논리회로인 산술 논리회로(Arithmetic Logic Unit)를 이해하고 구성 ... : 본 실험에서 구현해야 할 4비트 ALU의 입출력은 다음과 같다. 두 개의 4비트 입력,와 4비트 출력가 있고, 여기에 입력값에 따른 연산 동작을 결정하는 4비트 제어신호 S

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
디지털공학실험 예비보고서

실험 2 간단한 조합논리 회로설계2.3 실험내용2.3.1입력변수가 A, B, C이고 출력변수가 Y인 3-입력 다수결 회로(majority gate)를 설계한다. 다수결 회로 ... ) : 1개2.3.2그림 2.3에 주어진 디지털 회로에 대한 진리표를 작성하고, 출력 Y에 대한 부울식을 구하라. 이 회로를 실현하여 얻어진 진리표를 검토하여 무슨 기능을 하

리포트 | 5페이지 | 1,500원 | 등록일 2007.03.22

다운로드 장바구니
NAND, NOR, XOR 게이트 디지털회로실험 결과보고서

디지털회로실험 결과보고서-Lesson 3 결과NAND, NOR, XOR 게이트실험3 NAND, NOR, XOR 게이트1.실험목적1) 기본 게이트인 NAND, NOR, 그리고 ... ) 전원 공급기, 오실로스코프, 그리고 로직 프로브 등 각종 실험 장비의 조작법을 익힌다.2.실험결과1. NAND 게이트 동작 확인NAND gate입력출력ABCDEFG논리값전압값 ... .080111100.19600.23000.212☞ 첫 번째 실험은 NAND게이트의 동작을 확인하기 위해 NAND게이트 소자인 7400TTL을 사용해 위 그림과 같은 회로를 구성하고 이때

리포트 | 5페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
7-세그먼트 디코더 디지털회로실험 예비보고서

디지털회로실험 사전보고서-Lesson 6 7-세그먼트 디코더1. 7-세그먼트 디코더 회로 동작 확인7-세그먼트 디코더 datasheet- 7-세그먼트는 0부터 9까지의 숫자 또는 ... 다. 마찬가지 방식으로 두 번째 모양의 출력은 숫자 1의 모양과 같다. 7-세그먼트의 datasheet를 찾아보며 출력결과를 비교해본 결과 동일한 결과를 얻을 수 있었다.결론 및 토의이번실험 ... 은 디코더 회로를 가지고 10가지의 서로다른 숫자모양을 출력하는 7-세그먼트의 출력을 확인해보는 실험이다. 시뮬레이션 실험에서는 a~g까지의 출력이 서로다른 7개의 led역할

리포트 | 5페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
NAND, NOR, XOR 게이트 디지털회로실험 예비보고서

디지털회로실험 결과보고서-Lesson 3 예비NAND, NOR, XOR 게이트1. NAND 게이트 동작 확인NAND gate시뮬레이션 결과결과 예측입력출력ABCDEFG ... 고 실험에 임하기 때문에 결과를 미리 쉽게 예측할 수 있었고 논리도를 설계하는 것도 어렵지 않았던 실험이다.4.XOR 등가 회로XOR 등가회로결과 예측입력출력ABCDE ... 00000011011001111000XOR 게이트의 등가회로이기 때문에 위 논리도의 결과는 예비실험 3의 XOR게이트의 결과값과 동일한 값이 나와야 한다. 시뮬레이션 결과 동일한 결과를 얻을 수 있

리포트 | 6페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
[디지털시스템실험(Verilog)] General Purpose Register File(Register) 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Register실험목표① NAND게이트를 사용하여 SR Latch를 설계한다.② D Flip-Flop을 설계한다.③ D Flip-Flop을 사용하여 2-read port / 2 ... -write port / 16 register를 가지고 있는 General purpose register file을 설계한다.실험결과① General Purpose Register

리포트 | 6페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
8비트 가산기 디지털회로실험 예비보고서

디지털회로실험 사전보고서-Lesson 8 8비트 가산기□ 시뮬레이션7-세그먼트 시뮬레이션Verilog HDL 코드시뮬레이션 결과입력값출력값숫자4(D)3(C)2(B)1(A ... 7-세그먼트 디코더 datasheet지난 실험에서 7-세그먼트 디코더 회로를 쿼터스2 프로그램을 이용해 논리도를 그려 구성했다. 이번에는 verilog HDL 코드를 이용해 8비트 ... 7-세그먼트의 동작을 시뮬레이션으로 확인해보는 실험을 해보았다. 코드를 해석해보면 4비트의 bcd_in 입력에 대해 7비트의 출력결과가 나타나게 된다. default의 출력결과

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니

이전10개 11 12 13 14 151617 18 19 20 다음10개

파워링크

신청하기