"디지탈실험보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털시스템실험 4bit adder 회로설계 실험12 멀티플렉서 예비보고서 전기회로 디지털회로실험 존슨 카운터 labview programming rlc 직렬공진 회로 아주대 labview

판매자 표지는 다운로드시 포함되지 않습니다.

"디지탈실험보고서" 검색결과 201-220 / 5,205건

서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서

디지털논리회로실험예비 보고서[3주차]실험 3. Decoders and Encoders1. 실험 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-s ... 수 있다.[그림 15][그림 16]4. 실험 과정 및 예상 결과1) 과정 1 : Binary decoder의 구현INPUTOUTPUTI1I0A(Y3)B(Y2)C(Y1)D(Y0)0 ... VHDL 코드는 다음과 같다.[그림 23]VHDL Test bench에 대한 코드 작성법 미흡으로 인해 Timing diagram 시뮬레이션 결 과는 확인하지 못했다. 실험에서 [그림 15]의 진리표와 같은 결과가 나올 것으로 예상 된다.

리포트 | 11페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 결과 보고서

디지털논리회로실험결과 보고서[8주차]실험 7. Finite State Machines1. 실험 개요1) Finite state machine (FSM) 회로를 설계하고 분석할 수 ... 있는 능력을 갖춘다.2) Mealy와 Moore state machine을 구분하고 각각의 특성을 이해한다.3) 비동기 counter의 동작을 분석한다.2. 실험 결과 및 분석1 ... ) 중간고사 1-(a)번의 회로를 schematic으로 구현하여 시뮬레이션이번 실험에서는 schematic으로 그린 회로를 키트에 FPGA로 구현하지 않고, 시뮬레이션으로 그 동작

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 고급전자회로실험 - 실험 8. Digital filter design 결과 보고서

고급전자회로 실험 결과 보고서실험 8. Digital filter design분반학번이름조학번이름시작종료실험시작/종료시간 기재(통계 목적임)1. Matlab function 조사 ... 이고 그 결과는 w이다.(2) freqz()freqz 함수는 디지털 필터의 주파수 응답을 알아볼 수 있는 함수이다.사용하는 방법으로 [h, w]=freqz(b, a, n) 이면 b ... 는 필터식의 분자, a는 분모를 입력 하는 것이고 n개의 포인트를 가진 주파수 응답 벡터 h, 각주파수 벡터 w를 반환한다.(3) filter()1차원 디지털 필터로서, 실수와 복

리포트 | 12페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 예비 보고서

디지털논리회로실험예비 보고서[8주차]실험 7. Finite State Machines1. 실험 목적1) Finite state machine (FSM) 회로를 설계하고 분석할 수 ... 고 Clear=0인 경우 J, K 값에 관계없이 Q=0이 된다. 실험에서는 Preset과 Clear에 모두 HIGH 신호를 인가하고 실험을 진 행한다. 핀 배열은 [그림 6]과 같 ... : 2-Input OR gate4. 실험 과정 및 예상 결과1) 중간고사 1-(a)번의 회로를 TTL과 FPGA(schematic)로 구현하여 동작 확인최소화된 상태표 및 카르노맵

리포트 | 12페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
전자회로실험) 결과보고서12. Digital Logic

결과보고서실험12. Digital Logic1.결과값V1(V)Vo(V)04.9650.02V1(V)V2(V)Vo(V)005.13050.01344500.01344550.01344[표 ... _{2}는 Saturation 된다. Vo=V _{CE}=0.01344V가 된다.2. 고찰이번 실험은 트랜지스터를 이용하여 디지털 로직인 인버터와 NOR gate를 구현하는 것이 ... 1][표2]=> 이번실험에서는 Inverter 와 NOR gate을 만드는 실험을 하였다.표1[Inverter] 같이 실험 결과값을 참고하면 입력 전압 V1=0V를 인가 하였을 때

리포트 | 2페이지 | 1,000원 | 등록일 2017.05.01

다운로드 장바구니
디지털실험 및 설계 부호기 예비보고서

디지털공학실험예비보고서 : 부호기(1) 복호기는 일반적으로 n-bit의 코드 입력과 2n의 코드 출력을 가지는 소자로서 하나의 코드 입력과 하나의 코드 출력을 1대 1로 대응 ... 을 받아 부호화시켜 출력으로 내보낸다. 간단한 예로 4-to-2 line 부호기를 살펴보면 이것은 2-to-4 line 복호기의 반대기능을 가진 것이다. 일반적으로 보통의 디지털

리포트 | 9페이지 | 1,000원 | 등록일 2017.04.30

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 결과 보고서

디지털논리회로실험결과 보고서[11주차]실험 9. Memory Elements : ROM/RAM1. 실험 개요1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.2 ... 지 및 정답 : 별첨 #13. 실험 노트 : 별첨 #24. 실험 결과 및 분석1) 과정 1~4실험 키트의 ROM에 저장된 데이터를 확인하였다. 회로는 [그림 1], [그림 2 ... ]와 같다. ROM의 주 소 값은 DIP 스위치로 입력하였고 저장된 데이터는 LED를 통해 확인하였다. 이때, OE와 CE의 값은 0이 되도록 한다. 실험 결과는 [표 1]에 정리

리포트 | 6페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 예비 보고서

디지털논리회로실험예비 보고서[4주차]실험 4. Multiplexer, Demultiplexer and Comparator1. 실험 목적1) Tri-state 소자의 동작 원리 ... AND gate④ 74LS10 : 3-Input NAND gate⑤ 74LS20 : 4-Input NAND gate⑥ 74LS32 : 2-Input OR gate4. 실험 과정 ... 16]의 timing diagram이 일치함을 확인할 수 있다. 실험 에서 사용하는 74LS125 소자의 경우 위의 시뮬레이션과는 달리 control input이 1일 때 출력

리포트 | 9페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 결과 보고서

디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험4. Multiplexer, Demultiplexer and Comparator1. 실험 ... -1 multiplexer)에서 설계한 논리 회로를 TTL 소자로 구현한다.회로 설계의 경우 예비 보고서와 다른 회로로 설계하였다. 다음과 같이 3-input NAND gate ... , multiplexer, demultiplexer, Xor 그리고 3 비트 비교기를 설계해 보았다. multiplexer의 경우 예비 보고서에서 2-input 게이트로 설계하여 많은 선과 복잡할 것이

리포트 | 18페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 예비 보고서

디지털논리회로실험예비 보고서[11주차]실험 9. Memory Elements : ROM/RAM1. 실험 목적1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.2 ... 기억 장치이다. 데이터 유지 방식 및 구조에 따라 SRAM과 DRAM으로 분류할 수 있다. 이번 실험에서는 동작의 이해와 사용이 쉬운 SRAM을 이용한 다. 전원이 제거되면 저장

리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
디지털공학 실험 디지털시계보고서

과 목 명디지털 실험담당교수결과보고서[9.디지털 시계]학과 :학번 :이름 :【1. 실험목적】동기 n진 계수회로의 구성원리를 사용하여 생활 속에서 사용되고 있는 각종 계수기의 기본 ... 인 디지털시계를 제작한다.【2. 관련이론】① 디지털시계의 구조주변에서 흔히 볼 수 있는 디지털 시계는 카운터를 이용해 설계할 수 있는 대표적인 순차회로의 하나이다. 이와 같 ... 은 디지털 시계를 설계하기 위해서 기본적으로 필요한 것이 무엇인지 살펴보자. 그림 9.1에 나타낸 디지털 시계의 전체 블록도를 보면 시간 표시를 위한 7세그먼트 표시기를 비롯하여 BCD

리포트 | 11페이지 | 1,000원 | 등록일 2012.11.28

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서

디지털논리회로실험결과 보고서[5주차]실험 5. Arithmetic comparator, Adder and ALU1. 실험 개요1) Arithmetic comparator를 기본 ... 로 구현한다.2. 퀴즈 답안지 및 정답 : 별첨 #13. 실험 노트 : 별첨 #24. 실험 결과 및 예상 결과와의 비교 분석1) 3-bit arithmetic comparator ... 하였다. 총 64가지 경우 중 일부만 실험으로 확인하였다. A=011일 때 B값의 변화에 따른 실험 결과를 [표 1]에 정리하였으며 [그림 2]의 시뮬레이션 결과와 일치함을 알 수 있

리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 예비 보고서

1. 실험 목적1) Arithmetic comparator를 기본 게이트 및 VHDL로 구현한다.2) 1-bit full adder를 기본 게이트 및 VHDL로 구현한다.3) 3

리포트 | 9페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
디지털 시스템 실험 Simple Computer 4 결과보고서

디지털 시스템 설계 및 실험 결과 보고서작성자:학번:실험조:실험일:실험제목Simple Computer실험목표1. Simple Computer의 구조를 이해한다.2. 하나 ... 것이다. 이번 실험의 경우 시간 간격을 5 unit time으로 설정하고, always 문을 이용하여 설정한 시간이 지날 때 마다 CLK 값이 Complement 되도록 했다.디지털 시스템 설계 및 실험 ... 의 프로그램을 Simple Computer를 통해 동작시킨다.실험결과(뒷면에 계속)토의이번 실험의 최종 목표는 이전의 실험과정들을 통해 설계를 마친 Data Path와 Control

리포트 | 10페이지 | 1,500원 | 등록일 2016.04.08

다운로드 장바구니
디지털 시스템 실험 7-Segment 결과보고서

디지털 시스템 설계 및 실험 결과 보고서작성자:학번:실험조:실험일:실험제목7-Segment실험목표1. 4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 ... 까지 binary 입력값을 스위치를 통해서 입력하면 그 값이 7-Segment에 Decimal number로 표시되는 것을 알 수 있다. 스크린샷은 입력이 7과 15인 경우이다.디지털 시스템 설계 및 실험 ... 디코더를 이용해 설계2. BCD 입력을 7-segment로 출력하는 디지털 회로 설계3. Clock을 이용하여 7-Segment를 순차적으로 표현하는 Controller 구현4

리포트 | 6페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
디지털 시스템 실험 7-Segment 예비보고서

디지털 시스템 설계 및 실험 예비 보고서작성자:학번:실험조:실험일:실험제목7-Segment실험목표1. 4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 ... 디코더를 이용해 설계2. BCD 입력을 7-segment로 출력하는 디지털 회로 설계3. Clock을 이용하여 7-Segment를 순차적으로 표현하는 Controller 구현4

리포트 | 10페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
디지털 시스템 실험 Simple Computer 3 예비보고서

디지털 시스템 설계 및 실험 예비 보고서작성자:학번:실험조:실험일:실험제목Simple Computer실험목표1. Simple Computer의 구조를 이해한다.2. 하나 ... 한다.// 예) SRAM[0] = 4'b0010;end// Memory Operation 구현endmodule디지털 시스템 설계 및 실험 ... 을 위해 필요한 데이터, Instruction을 Instruction, Data Memory에 Loading 하고, 시뮬레이션을 통해 동작을 확인한다.실험방법1. Instruction

리포트 | 3페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
디지털 시스템 실험 Simple Computer 3 결과보고서

디지털 시스템 설계 및 실험 결과 보고서작성자:학번:실험조:실험일:실험제목Simple Computer실험목표1. Simple Computer의 구조를 이해한다.2. 하나 ... Up되거나 LAddress와 RAddress가 순서대로 할당되어 있음을 알 수 있다.디지털 시스템 설계 및 실험 ... 의 프로그램을 Simple Computer를 통해 동작시킨다.실험결과토의Control Unit에 명령어들을 저장하기 위한 부분인 Instruction Memory Module을 설계

리포트 | 4페이지 | 1,500원 | 등록일 2016.04.08

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서

디지털논리회로실험예비 보고서[7주차]실험 6. Flip-flops and Shift Registers1. 실험 목적1) Flip-flops의 종류와 용도를 알아본다.2) SR ... 엣지일 때 Q값의 변화가 일어난다. Preset=0인 경우 J, K 값에 관계 없이 Q=1이 되고 Clear=0인 경우 J, K 값에 관계 없이 Q=0이 된다. 실험 ... 에서는 Preset과 Clear에 모두 HIGH 신호를 인가하고 실험을 진행한다. 핀 배열은 [그림 18]과 같다.[그림 17][그림 18]2) 그 외의 사용 부품① 74LS00 : 2

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
디지털회로 실험 결과 보고서(디코더, 인코더)

디지털회로 실험 결과 보고서목적 : 조합(combinational) 논리회로의 기본 소자인 디코더와 인코더의 동작 원리를 이해하고 실험을 통해 확인한다.필요 부품TTL IC ... Display) 1개실험 10-1 2-to-4 디코더(decoder)입력회로의 출력BAD3D2D1D*************1001001110002-to-4 디코더 실험 방법① 브레드 보드 ... 는다.⑤ 회로 구성할 때 핀 번호를 헷갈리지 않도록 주의한다.⑥ 그 출력 값은 멀티미터로 측정하여 그 결과를 분석하라.실험 결과 및 분석디코더란?- 디코더(Decoder)는 입력

리포트 | 6페이지 | 1,000원 | 등록일 2015.12.20

다운로드 장바구니

이전10개 6 7 8 9 101112 13 14 15 다음10개

파워링크

신청하기