"NOR회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 디지털 회로실험 xor gate 설계도 de morgan의 법칙 NAND 실험 래치와 플립플롭 4bit adder 회로 설계 레포트

판매자 표지는 다운로드시 포함되지 않습니다.

"NOR회로" 검색결과 261-280 / 1,471건

판매자 표지

광운대학교 반도체 공정1 조()()교수님 레포트과제

하여 다. 표70의 각 목표 값은 안정적인 회로 기능과 충분한 소프트 오류 내성을 보장하기 위해 cell capacitance가 최소 25fF/cell을 유지한다는 가정이 있다.이 ... , nor-type의 전자 지우기 과정에서 적용된다.Hot electron injectionHot electron injection은 Device 내부의 강한 전계에 의해 전자 ... 가 가속되어 높은 운동에너지를 가지는 전자들이 본래 존재하던 곳이 아닌 다른 곳으로 주입될 수 있다. 이것을 Hot-electron injection이라 한다. NOR-type의 정보

리포트 | 63페이지 | 2,000원 | 등록일 2023.12.21

다운로드 장바구니
판매자 표지

A+ 100점 미래정보기술의 이해 중간 기말 족보, 타이핑본

은 ?답: 전류의 세기(I)는 전압(V)에 비례하고, 저항(R)에 반비례한다.9. 논리합(OR), 논리곱(AND), 부정(NOT), 부정논리곱(NAND), 부정논리합(NOR) 등 ... 의 논리연산을 수행하는 것을 무엇이라 하는가?답: 논리회로10. 빅데이터의 효과에서 설명이 다른것은 ?답: 디지털 환경에서 생성되는 데이터의 규모가 크고 생성 주기가 길다11. 4차

시험자료 | 68페이지 | 3,000원 | 등록일 2023.12.28 | 수정일 2025.09.03

다운로드 장바구니
판매자 표지

VHDL을 통해 구현한 ShiftRegister 실습보고서

(래치)는 한 비트의 정보를 저장 하는 회로이다. NOR 게이트로 구성하거나 NAND 게이트로 구성하는 두가지 방법이 있으며, 출력이 현재의 input값 뿐만 아니라, 과거의 입력 ... 1.목적(Purpose)이번실습은 FlipFlop을 이용한 Shifter을 설계하는 것으로, Clock과 Enable 그리고 mode에 따라 각각 다른 동작을 하는 회로를 설계 ... 하도록 한다. 또한 rising edge방식을 채택하여 클럭이 rising 될때마다 작동하는 회로를 설계한다.2. 배경이론(Background)1)S-R LatchS-R Latch

리포트 | 16페이지 | 2,000원 | 등록일 2020.12.24

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(예비) / 2021년도(대면) / A+

플롭 회로a. 래치(Latch)- 2개의 NOR 게이트로 구성된 래치의 동작SETRESETOUTPUT00변화 없음10Q = 101Q = 011Invalid (Q = / Q = 0)b ... . S-R 플립플롭- S-R 래치에 클럭을 추가한 회로SRCLKQ00Q0(이전 출력값)10101011(입력 금지)c. J-K 플립플롭- J=K=1인 조건을 제외하고, S-R 플립 ... 을 증가/감소 시키는 회로이며, 주파수 분주기, 타이밍 제어신호 생성 등에 활용.- 동기식 계수기는 모든 플립플롭이 공통 클럭에 의하여 구동되어 설계가 용이하고 동작이 빠름.

리포트 | 16페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

D-latch,D-flip-flop,J-K-flip-flop 예비레포트

되지만 조합논리회로와 달리 feedback이 존재한다.래치는 레벨 트리거에 의해서 동작한다. output은 clock이 켜져 있을 때 변하며 하나의 clock cycle 동안 그 ... 때는 d 입력으로부터 새로운 1비트를 읽어들인다. 또한 NAND 게이트 또는 NOR 게이트로 구현 가능하다.Gate 형 d latch는 입력 d와 S-R 래치 동작을 제어해 주 ... 을 합친 플립플럽니다. 입력 JK가 논리 입력 00,01,10은 RS 플립플럽과 같고, JK=11 일 때, Q는 반전된다.5. 실험 방법-d flip-flop1. 회로를 구성한다.2

리포트 | 4페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
판매자 표지

서울대 대학원 전기정보공학부 자기소개서 및 연구계획서

제어, ASIC설계, 로봇공학개론, 무선네트워크, 전기회로1,2, 전자기학1,2, 신호와시스템, 운영체제, 반도체공학1,2, 전력공학1,2, 디지털신호처리, 데이터구조및알고리즘 ... 를 사용하는 3진 NAND/NOR 유니버스 논리 게이트의 Logic-In-Memory 작동 연구, DNA 혼성화 기반 유전자 정량화에서 2가 마그네슘 이온의 Switchable ... 제어, ASIC설계, 로봇공학개론, 무선네트워크, 전기회로1,2, 전자기학1,2, 신호와시스템, 운영체제, 반도체공학1,2, 전력공학1,2, 디지털신호처리, 데이터구조및알고리즘

자기소개서 | 3페이지 | 3,800원 | 등록일 2023.03.26

다운로드 장바구니
판매자 표지

카이스트 한국과학기술원 KAIST [반도체시스템공학과] 자기소개서와 면접자료

, Hspice 등 EDA 툴을 이용해 인버터, NAND, NOR 게이트부터 간단한 연산회로까지 직접 설계해보고, 레이아웃 작성과 시뮬레이션까지 전 과정을 경험했습니다. 여러 번 ... 을 읽고 발표를 준비하며, 전문용어와 회로 기초부터 새롭게 공부해야 했기에 처음에는 많이 힘들었습니다. 그러나 팀원들과의 스터디를 통해 모르는 부분을 질문하고, 스스로 정리한 자료 ... 하고 배우는 자세로 학업과 연구에 임하겠습니다.4. 특기 및 자격증저의 가장 큰 특기는 빠른 학습력과 꼼꼼한 데이터 정리, 그리고 전자회로 및 프로그래밍 실무 능력입니다. 대학 시절

자기소개서 | 7페이지 | 3,000원 | 등록일 2025.09.08

다운로드 장바구니
광운대학교 전기공학실험 실험1. 기본 논리게이트 결과레포트 [참고용]

1. 실험 명실험 2. 기본 논리게이트2. 실험 개요AND, OR, NOT, NAND, NOR, XOR 게이트의 기본 동작 원리 논리함수를 이해하고 실제 사용되는 기본 논리게이트 ... IC에 대해 익힌다. 또한 기본 논리소자를 사용하여 간단한 회로를 구성하고 측정하며, open-collector 타입의 IC의 사용법과 특성에 대해 숙달한다3. 실험결과1) 예비 ... 보고서 1항의 회로를 구성고 진리표를 확인해라그림 1 실험 1 만능기판 구성ABCF1F2이론값측정값오차%이론값측정값오차%00000

리포트 | 12페이지 | 1,500원 | 등록일 2023.12.29 | 수정일 2024.01.06

다운로드 장바구니
JK flip flops 실험보고서

실험 4 : JK flip-flops1. JK FF1.1. NOR gate(7402)로 RS latch를 그림 1과 같이 회로를 완성한다. 이 JK FF은 CLK ... 의 진리표 (1)2. single chip JK FF2.1. IC 7476에는 2 개의 JK FF이 들어 있다. 그림 3과 같이 JK FF 하나만을 써서 회로를 구성한다. 5번 pin ... )3.1. 그림 5와 같이 회로를 구성한다. (역할이 동일하여 IC 7476 Datasheet에서 T를 CK로 표기하기도 한다.) 입력 신호(CLK = L1)에 따른 출력 신호(L2

리포트 | 5페이지 | 1,000원 | 등록일 2021.04.06

다운로드 장바구니
아주대 논리회로실험 실험1 Basic Gate 예비보고서

되어있고, 입력값에 해당하는 output의 결과를 Yn에 해당하는 핀에 출력한다. 양쪽의 핀이 7개씩 총 14개가 존재하고, 7번 핀과 14핀은 회로를 동작시키기 위한 전원 ... Gate 구성도이다. IC Gate 구성도를 확인하면 두 개의 입력(An, Bn)을 가진 NOR Gate 4개로 구성되어있고, 입력값에 해당하는 output의 결과를 Yn에 해당 ... 하는 핀에 출력한다. 양쪽의 핀이 7개씩 총 14개가 존재하고, 7번 핀과 14핀은 회로를 동작시키기 위한 전원이 들어간다. 핀2, 3번에 들어오는 input값의 결과를 핀1번에 출력

리포트 | 9페이지 | 1,000원 | 등록일 2021.01.09 | 수정일 2021.07.23

다운로드 장바구니
부울대수의 규칙(교환법칙, 결합법칙, 분배법칙, 드모르강의 정리)들을 각각 증명해보자. 단, 부울대수 식은 변수 3개(A,B,C)를 모두 사용한다.

화하는 데 매우 유용하다. 드모르강의 정리는 회로 설계에서 반전기(inverter)와 함께 사용되며, 특히 NAND 및 NOR 게이트와 같은 논리 회로에서 자주 적용된다. 이 ... 3. 결합법칙4. 분배법칙5. 흡수법칙6. 드모르강의 정리Ⅲ. 결론Ⅳ. 참고문헌Ⅰ. 서론부울대수는 디지털 공학의 핵심 이론으로, 논리 회로 설계와 분석에 중요한 역할을 한다. 부울 ... 은 부울대수의 주요 원리를 각각 살펴보며, 이를 통해 논리 연산의 기초를 명확히 이해하고자 한다. 이러한 법칙들은 논리 회로의 효율적 설계와 최적화에 필수적인 개념으로, 각 법칙

리포트 | 6페이지 | 2,000원 | 등록일 2024.10.11

다운로드 장바구니
디지털 논리 회로 설계 실험 최종프로젝트 레포트 A+ 타이밍게임(회로도있음)

디지털 논리 회로 설계-타이밍게임_20180619000 교수님000 조교님금요일 2,3교시B000000 000-목차-(1) 설계 아이디어(2) 설계 방법(3) 전체 회로도(4 ... 하향 카운터로 만들었다.사진의 노란색 선을 참고하면 2인풋 NOR gate 7402를 이용해 SR래치를 만들었다.LED 1에 불이 들어왔을 때 (출력값 1) UP으로 입력되고 LED ... 7 에 불이 들어왔을 때 (출력값 0) DOWN으로 입력된다.SR래치 회로도&진리표>-LED에 맞게 불이 들어오도록 NOT게이트와 4인풋 AND게이트를 이용해 74190의 아웃풋

리포트 | 11페이지 | 2,000원 | 등록일 2021.07.09

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 2

았지만, 0.xxxV 정도 측정되어서 거의 흡사했다. 대체적으로 이론값과 비슷하게 나왔다.실험 3-1) RS Flip-Flop1. 다음 회로를 시뮬레이션하고 표를 작성하시오. (NOR ... 디지털회로실험및설계 결과 보고서 #2( 부울대수와 카르노맵, RS Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. 회로도, 이론값, 실험결과실험 1) 다음 회로 ... 화 시키면,BCA000111100011110100고로 Y = B'C + A'C + A'B가 되고, 이를 논리회로로 표현하면이론값)ABCY

리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22

다운로드 장바구니
디지털 논리회로의 응용 가산기/비교기/멀티플렉서/디멀티플렉서

하는 것이다. 배타적-NOR (XNOR) 게이트를 기본적인 비교기로 사용할 수 있다. 이번 실험에서는 XNOR을 이용한 기본적인 회로는 생략하고 4비트 비교기인 7485 소 자 ... Exp#6. 디지털 논리회로의 응용 – 가산기/비교기/멀티플렉서/디멀티플렉서실험 목표비교기의 원리를 이해하고 이를 응용한 회로를 구성할 수 있다.디코더와 인코더의 원리를 이해 ... 의 패턴중에 10개만 사용된다. 나머지 6가지의 패턴은 BCD가 피연산자인 논리회로에서는 작동하지 않아야 한다. BCD표현의 주 장점은 단순한 숫자 중심 디스플레이에 수치 정보가 표시

리포트 | 10페이지 | 2,000원 | 등록일 2022.03.03

다운로드 장바구니
디지털 논리회로 실험 7주차 JK-FlipFlop 결과보고서

디지털 논리회로 설계 및 실험결과보고서주제 : JK FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... 에 1이라는 신호를 주고 있다가 0의 신호를 주면 다음 nor 게이트의 2번째 input은 0이 들어가지만 1번째 input은 not 게이트를 거쳐 오므로 값이 not 게이트를 통과 ... -K Flip-flop에bar{PRE}와bar { CLR}를 연결하지 않았을 때 그 회로의 특징을 알아보는 실험이었다.bar{PRE}와bar { CLR}는 0의 신호를 주었을 때

리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
판매자 표지

학점은행제(토론)_디지텔공학개론, 마이크로프로세서, 시스템프로그래밍, 자료구조, 전자계산기구조, 컴퓨터시스템

은 고속회로인 슈퍼 컴퓨터 신호 처리기에 사용이 되는 것으로써 NOR 게이트의 기본 회로가 있으며 TTL과 마찬가지고 양극형 트랜지스터이지만 사용이 많이되는 은 아닌다. MOS 는 부품 ... 프로 세서 등에 이용이 될 정도로 원리가 비교적 간단하고 취급하기 쉬운 양극형 논리 소자의 회로로써 입력에 따른 어떠한 조건에 따른 산출의 신호가 나오도록 만들어진 회로를 말 ... 의 밀도가 높은 집적회로에서 사용이 되는 금속 산화물 반도체로써 단극형 트랜지스터이다. CMOS는 MOS의 NMOS와 PMOS를 상호간에 연결하여서 제작하는 것으로 회로의 밀도

리포트 | 4페이지 | 2,000원 | 등록일 2022.04.23

다운로드 장바구니
판매자 표지

교류및전자회로실험 실험1 아두이노 복습 예비보고서

교류및전자회로실험예비레포트담당교수 :학과 :학번 :이름 :목차실험 명2실험 개요2이론 조사2실험 기기4예비보고서 문제풀이6실험 순서8참고 문헌12실험명실험 1. 아두이노 복습실험 ... 개요실험은 2-1 학기 ‘전기및디지털회로실험’에 이어서 진행하는 것으로, 효과적인 실험 진행을 위해 아두이노 활용에 핵심적인 내용을 먼저 복습한다이론조사-마이크로 컨트롤러 유닛 ... 하는 컴퓨터를 말한다.CPU 코어, 메모리 그리고 프로그램 가능한 입/출력을 가지고 있다. NOR 플래시 메모리, EPROM 그리고 OTP ROM등의 메모리를 가지고 있어 정해진 기능

리포트 | 12페이지 | 1,000원 | 등록일 2024.06.22

다운로드 장바구니
디지털과아날로그,디지털놀리게이트,디지털신호의장단점,논리게이트,QR게이트,NOR게이트

면 의 논리식을 구현한 것입니다 . 입력 중 하나라도 참 값이 있다면 출력은 거짓이 된다 . NOR 게이트란 ?회로에는 크게 아날로그회로와 디지털 회로로 나눌수 있습니다 . 디지털 ... 가 필요합니다 . A/D 변환표본화샘플링을 많이했을 경우양자화 , 부호화모든 논리 기능을 구성하기 위한 기본 논리 회로 게이트 중 하나로 , 논리 덧셈을 구현한 것입니다 . 하나의 출력 ... 로의 값이 몇 개의 입력로의 논리값으로 결정되는 논리 회로 . AND 게이트 , NAND 게이트 , OR 게이트 등이 있으며 다른 게이트들은 AND 게이트 , OR 게이트 및

리포트 | 25페이지 | 3,000원 | 등록일 2020.10.10

다운로드 장바구니
판매자 표지

[디지털공학개론] 부울대수의 규칙(교환법칙, 결합법칙, 분배법칙, 드모르강의 정리)들을 각각 증명해보자.(단, 부울대수식은 변수 3개(A,B,C)를 모두 사용한다.)

화하고, 효율적인 계산을 가능하게 하며, 회로 설계 시 필수적으로 사용된다. 예를 들어, 드모르간의 정리는 논리 회로에서 NOR 또는 NAND 게이트를 사용하는 것과 같은 복잡 ... 부울대수는 디지털 회로 설계와 논리적 추론에서 핵심적인 역할을 하는 수학적 도구로, 논리적인 참(True)과 거짓(False)이라는 두 가지 값을 다룬다. 이는 컴퓨터 과학과 전기 ... 전자공학에서 필수적으로 사용되며, 특히 논리 게이트, 논리 회로, 컴퓨터 알고리즘 등의 설계에서 필수적이다. 부울대수는 디지털 시스템의 효율적인 설계와 분석을 가능하게 하며, 이론

리포트 | 10페이지 | 2,000원 | 등록일 2024.09.07

다운로드 장바구니
중앙대 교양 반도체 이해하기 pbl 보고서

에서와 같이 6장의 마스크를 이용하여 CMOS 공정 상에서 4-input NOR회로를 레이아웃해보세요.13주차 (1)반도체 회로 설계에 활용되는 PDK(process design ... 습니다. 그 이유에 대해 간단하게 조사해보세요.고밀도 집적회로 및 미세한 패키지 크기는 후공정 단계에서 더 정교한 처리와 기술을 요구하기 때문에 이러한 미세한 소자를 보호하고 상호 연결 ... 반도체 공정에서 많이 활용되고 있는 TSV에 대해 조사해보세요.A. TSV는 반도체 공정 및 3D 집적회로 제조에서 중요한 역할을 하는 기술입니다. TSV는 기존 와이어를 이용

리포트 | 13페이지 | 2,500원 | 등록일 2024.03.22

다운로드 장바구니

이전10개 9 10 11 12 131415 16 17 18 다음10개

파워링크

신청하기