"디지털논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 실험12 멀티플렉서 fpga 프로젝트 FPGA 게임 논리회로설계 stopwatch 설계 아날로그 논리 회로 게임

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

"디지털논리회로설계" 검색결과 221-240 / 2,318건

판매자 표지는 다운로드시 포함되지 않습니다.

판매자 표지

아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_결과보고서

1.요약이번 실습에서는 논리 gate(nand, inverter)를 사용해 래치와 플립플롭의 회로를 설계하였다. 입 력의 변화에 민감한 래치의 특성과 클록과 함께 들어온 입력 ... 은 디지털 회로에서 매우 중요한 역할을 담당하고 있 고 다양한 곳에서 사용되므로 그 동작 원리를 이해하고 회로를 구성할 수 있는 능력을 키우는 것이 중요하다고 할 수 있다3.실험 ... 에 영향을 미치게 된다. 입력의 변화에 민감한 래치는 주로 메모리 회로의 데이터 저장에 사용되고 클록의 변화에 영향을 받는 플립플롭의 경우 cpu에 사용한다. 이렇듯 래치와 플립플롭

리포트 | 6페이지 | 1,000원 | 등록일 2024.08.27

다운로드 장바구니
광운대학교 전기공학실험 실험7. 디코더와 인코더 결과레포트 [참고용]

됐으며, actvie LOW이므로 001이 정상 출력됨을 볼 수 있다. 오른쪽사진은 무관항 검증을 한 모습이며, 자세한 내용은 고찰에서 다루겠다.4. 고찰본 실험을 통해 디지털논리회로 ... 에 대해 이진코드를 다루고 디코더와 인코더의 기능적인 부분에 대해 확인할 수 있다.5. 참고문헌- 디지털논리와 컴퓨터 설계 제 5판, CH3, 디코더, 인코더 참고.Enable, valid, combination logic design참고. ... 를 응용 및 설계 하여 실용적 목적 회로 구성에 대한 연습을 진행한다.3. 실험 결과(1) 예비보고서 (1)항에 해당하는 회로를 7400 NAND gate IC만을 사용하여 구현

리포트 | 6페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
전전설2 실험2 예비보고서

의 Schematic 설계를 수행해 본다.Schematic 설계는 ISE가 제공하는 여러 가지 종류의 logic gate 심볼을 직접 불러와서 배치하고 연결함으로써 디지털 회로를 디자인 ... 를 구현한다면 FPGA를 사용할 것이고, 단순한 논리회로를 설계한다면 CPLD를 이용할 것이다.- 일반 FPGA 는 어디로 배선될지 모르지만(로직 활용도에서 우수) CPLD는 가운데 ... 실험2. Schematic Design with Logic Gates9/8~9/15예비보고서1. 실험 목적Design Tool을 사용하여 Digital logic

리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 결과보고서(과제)7

아날로그 및 디지털회로설계 실습(실습7 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 7. 논리함수와 게이트과제1. NAND 게이트 소자만을 이용하여 XOR 게이트 ... 의 등가회로를 구성하시오.위의 회로는 예비보고서에서 작성한 XOR Gate이다. 이를 다 NAND게이트로만 이용하면다음과 같이 표현할 수 있다.2. 4 x 2 인코더를 설계하시오 ... (Hint : 2개의 OR 게이트를 사용, 4개의 입력 중 한 가지는 사용되지 않으며 3개의 입력만 회로에 사용)< 4 X 2 인코더 >입력4입력3입력2입력1출력2출력100*************010100011이는 아래의 회로와 같이 표현할 수 있다.

리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

디지털 회로 실험-논리함수의 간략화

있으며 디지털 논리회로를 간소화하는 방법 중의 하나이다. 부울 대수를 통해서 디지털 논리회로를 간소화할 수 있다는 것과 논리식이 간소화되면 설계에 소요될 부품의 수를 줄일 수 있 ... 와 같다. 카노프 맵은 2변수, 3변수, 4변수, 및 5변수로 이루어진 모든 논리식에 적용할 수 있다. 디지털 논리 회로를 간소화하기 위한 목적은 함수의 최적화, 경제적인 설계, 동작 ... 디지털 회로실험실험4. 논리함수의 간략화1. 목적-드모르간의 정리를 실험적으로 증명한다.-카노프맵에 의한 논리함수의 간략화를 익힌다.2. 관계 이론 요약드모르간의 정리 :bar

리포트 | 11페이지 | 2,000원 | 등록일 2022.09.10

다운로드 장바구니
(기초회로 및 디지털실험) 4비트 전감가산기 설계 [4 bit adder-subtractor]

해 시뮬레이션을 돌리면 다음과 같은 파형이 출력된다.Ⅳ 고찰이번 설계를 통해 전가산기는 컴퓨터 내에서 2진 숫자를 덧셈하기 위한 논리 회로의 하나로서 온 덧셈기라고도 하며, 3개 ... 디지털실험설계 02.실험제목 : 4비트 전감가산기 설계 [4 bit adder-subtractor]Ⅰ 설계과정4비트 전가산기와 전감산기의 원리를 이해한다.조건 : TTL IC ... (SN7400, SN7404, SN7408, SN7432, SN7486)를 이용하여 구현한다.Ⅱ 설계이론반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를 계산

리포트 | 5페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16

다운로드 장바구니
디지털공학개론 ) 1. JK 플립플롭을 이용하여 3비트 2진 카운터를 설계하는 과정을 나타내시오. 2. T 플립플롭을 이용하여 3비트 2진 카운터를 설계하는 과정을 나타내시오.

디지털공학개론1. JK 플립플롭을 이용하여 3비트 2진 카운터를 설계하는 과정을 나타내시오.2. T 플립플롭을 이용하여 3비트 2진 카운터를 설계하는 과정을 나타내시오.디지털공학 ... [출처 및 참고 문헌]I. 플립플롭이 무엇인가.Flip-Flop은 클럭 입력을 가지는 2진 기억소자로서 쌍안정 회로라고 불리기도 한다. 즉 이는 클럭 입력이 존재하는 동기식 순서논리 ... 회로의 기본적인 소자이다. 이 플립플롭은 ‘클럭’ 입력과 ‘래치’ 소자로서 이루어져 있다. 플립플롭은 비트 기억을 위해 순서논리회로에서 사용되는 요소로서 역할하고 있다. SR 플립

리포트 | 6페이지 | 5,000원 (5%↓) 4750원 | 등록일 2023.01.27

다운로드 장바구니
광운대학교 전기공학실험 실험3. 부울대수와 논리조합 결과레포트 [참고용]

음을 놓고봤을 때 gate cost 절감은 유용하다. 디지털 논리회로에서 회로 단순화의 공학적 목적은 비용절감, 처리 속도상승 등이다.5. 참고문헌-디지털논리와 컴퓨터설계 제5판, 주요 ... 1. 실험 명부울대수와 논리조합2. 실험 개요부울대수의 기본 공리와 정리를 이해하고 논리회로로 표현하여 간단화하는 방법을 익힌다. 이때 드모르강의 정리를 이해하고 부울대수에 활용 ... 는 모두 이론값과 일치한다.4. 고찰본 실험을 통해 확인 할 수 있는 것은 회로를 부울대수로 나타내고 부울대수조작을 통해 간단화 한 후 다시 회로로 나타내어 논리회로를 간단화 할 수

리포트 | 8페이지 | 1,500원 | 등록일 2024.01.01

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 예비보고서9

아날로그 및 디지털 회로설계실습(실습9 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 9. 4-bit Adder 회로 설계 ( 부울 대수 및 조합논리회로 ... )실습날짜2021.11.15. 17시교과목 번호제출기한2021.11.14. 24시작성자제출날짜(이클래스)2021.11.14.1. 목적조합논리회로의 설계 방법을 이해하고 조합논리회로 ... )C_{i}+AB (이 식을 회로로 구성하면 다음과 같다.)(D) XOR Gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.XOR gate를 이용하여 S에 대해

리포트 | 6페이지 | 1,500원 | 등록일 2022.09.14

다운로드 장바구니
서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)

gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. 배경이론 및 사전조사디지털 설계는 다양한 장점이 있다. 1에 대응 ... 차이는 없었다. 손으로 주위의 빛을 차단하고 가까이에서 Green LED에 불이 들어왔는지 여부를 식별했다.6. 결론XOR gate 회로와 가산기 등을 만들어 보며 디지털 설계 ... 전자전기컴퓨터설계실험Ⅱ결과리포트Lab-01 Design with TTL gates작성일: 20.09.131. 실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
9. 4-bit Adder 회로 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

아날로그 및 디지털 회로 설계 실습-실습 9 예비보고서-4-bit Adder 회로 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :9-1. 실습목적조합논리회로의 설계 방법 ... 을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-2. 실습준비물부품저항 330Ω, 1/2W, 5%10개AND gate 74HC085개OR gate 74HC325개 ... _{out} `=`BC _{i`n} +AC _{i`n} +AB = (A?B)Cin + AB(D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.S

리포트 | 4페이지 | 1,000원 | 등록일 2022.09.06

다운로드 장바구니
판매자 표지

현대자동차 2021년 전자제어시스템 합격PT

통신 자료구조 및알고리즘 디지털 시스템설계 컴퓨터 구조 전자회로 실험 논리회로 실험 반도체 소자전자공학 응용실험 디지털 공학 컴퓨터 네트워크 회로이론 SOC구조 및설계-프로그래밍 ... 를 계기로 졸업작품으로 웨어러블 마우스를 제작하게 되었고, 이후 SW개발자를 확신하게 됨너무 늦은 시기(4학년 2학기)에 진로를 정한 탓에 지식과 경험이 부족하였음논리회로 실험디지털 ... 당시 전자공학과에서 명확한 미래를 설계하지 못하여 (반도체, 회로, 디스플레이, SW등) 방황그나마 관심이 있던 회로 수업 이외, 타 과목의 중요성을 느끼지 못함공학설계 데이터

자기소개서 | 5페이지 | 5,000원 | 등록일 2022.10.18

다운로드 장바구니
판매자 표지

[평가기준안][계획서] 1학기 정보 평가기준안입니다. 정보평가기준안은 작성하기가 매우 까다롭습니다. 따라서 본 샘플을 참고하시면 작성하기가 훨씬 수월하실 겁니다.

의 구과 정보사회정보과학의 분야, 미디어의 변화와 정보윤리정보의 윤리적 활용정보보안과 대응기술, 정보기술의 발달과 정보윤리정보기기의 구성과 동작컴퓨터의 구성과 동작디지털설계, 논리회로 ... 내용성취기준성취수준정1221 불 대수와 논리 연산을 이해하고, 기본적인 논리 회로를 설계한다.정1221. 디지털 설계의 불 대수와 논리 연산을 이해하고, 기본적인 논리 회로를 설계 ... 할 수 있다.상디지털 설계에서 불 대수의 개념과 기본 원리, 논리 연산 방법을 설명할 수 있고 논리식으로 표현할 수 있다. 다양한 논리 게이트의 기호, 논리식, 진리표, 논리 회로

리포트 | 6페이지 | 5,000원 | 등록일 2021.01.01 | 수정일 2021.01.04

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 10차 예비보고서

아날로그 및 디지털 회로 설계 실습예비보고서설계실습 10. 7-segment / Decoder 회로 설계소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.23 ... 제출날짜2023.11.231. 실습 목적7-segment 와 Decoder를 이해하고 관련 회로를 설계한다.2. 실습 준비물실습 준비물부품저항 330Ω, 1/2W, 5 ... blank보통 2진수로 표현되는 디지털 회로의 출력은 10진수 방식을 사용하는 7-segment LED에 사용하기 위해

리포트 | 9페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
판매자 표지

부울대수와 카르노맵의 공통적인 기본개념을 서술하고 각각의 장단점을 서술하시오

는 표기 방법이 소개되어야 한다. 2진 논리 계통에서는 부울 대수가 대표적인데 부울 대수란 디지털 게이트의 연결된 관계를 기술해주고 회로도를 대수적인 방법으로 표현하는데 사용되어진다 ... 공학을 공부할 때 보수를 배우는 목적과 디지털 논리회로에 보수회로가 끼친 영향이 어떤 것일지 의견 제시우리가 자주보는 2진수에서 1의 보수와 2의 보수로 알아보면 1의 보수는 0과 ... 고 불필요하게 0을 표현하는 방식이 두 개일 필요가 없어지기 때문에 좀 더 낫다고 보면 된다. 그리고 디지털 논리 회로 중에 보수기가 있는데 이것은 보수를 취하는 형태를 가지고 있

리포트 | 4페이지 | 2,000원 | 등록일 2022.12.13

다운로드 장바구니
임베디드 IoT 응용실험 - VHDL을 이용한 8-bit ALU

과제명VHDL을 이용한 8-bit ALU 설계 및 검증과제 목적1. VHDL을 사용하여 논리회로를 기술한다.2. Vivado 환경에서 작업을 한다.3. Xilinx Artix-7 ... 다.* 산술연산 회로- 전가산기와 멀티플렉서로 이루어진 회로- 두 개의 입력 A, B와 출력 D가 존재- 가산, 감산, 증가, 감소 등의 8가지 기능* 논리연산 회로- 게이트와 멀티플렉서 ... - Hardware Description Language상위의 동작 레벨에서부터 하위의 게이트 레벨까지 하드웨어를 기술하고 설계하도록 하는 언어로 초보자도 쉽게 회로 설계를 할수 있는 IEEE 표준언어

리포트 | 9페이지 | 3,000원 | 등록일 2022.04.14

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털회로 설계실습9 4-bit adder 회로 설계 예비보고서

아날로그 및 디지털 회로 설계 실습-실습 9 예비보고서-4-bit adder 회로 설계학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.11.XX(X)조 ... : X요일 X조학번 / 이름 : XXXXXXXX / XXX9-1. 실습 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-2. 실습 준비물부품 ... -AND(NOR-NOR) 로직 회로를 설계한다.(D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.(E) 설계한 회로중 하나를 선택하여 2Bit 가산기 회로를 설계한다.

리포트 | 4페이지 | 1,000원 | 등록일 2021.09.06

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 결과보고서(과제)9

아날로그 및 디지털회로설계 실습(실습9 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 9. 부울대수 및 조합논리회로 ( 4-bit adder )과제1. 다음의 진리표 ... 와 GND가 몇 번 pin인지 쓰시오.Vcc 는 14번, GND는 7번 pin이다.3. XOR Gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오.

리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

ring,jhonson counter 예비레포트

(field-programmable fate array)FPGA 는 설계가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND ... 다. 왜냐하면 일반적인 프로세서는 메모리에 있는 프로그램을 불러와서 CPU에서 해독하여 작업을 실행하지만 FPGA는 아예프로세서 내부 회로를 프로그램에 맞게직접 설계해 놓고 곧바로 병렬 ... , 1000 등이 생성된다.-jhonson counter존슨 카운터는 플립플롭이 피드백 방식으로 직렬로 연결된 디지털 회로 이다. 이 회로는 마지막 플립플롭의 보완 출력이 첫 번

리포트 | 7페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 7차 예비보고서

아날로그 및 디지털 회로 설계 실습예비보고서설계실습 7. 논리함수와 게이트소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.02제출날짜2023.11.021 ... 딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.전파 지연 시간은 논리회로가 입력신호를 받고서 출력 결과 ... 의 펄스라고 해도 실제로는 시간 축에서 서로 다른 펄스로 인식되어야 하는 경우가 생긴다.따라서 논리회로 설계 시에는 전파 지연 시간을 정확하게 확인할 필요가 있다.AND 게이트

리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니

이전10개 7 8 9 10 111213 14 15 16 다음10개

파워링크

신청하기