"플립플롭 결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

플립플롭 결과 카운터회로 래치와 플립플롭 플립플롭의 기능 레지스터 카운터 보고서 Shift Register 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"플립플롭 결과보고서" 검색결과 241-260 / 452건

비안정 멀티바이브레이터의 설계결과보고서

설계4 결과보고서 2009069160 김기훈1. 설계조건 및 간단한 이론 분석※ 설계조건- 비안정 멀티바이브레이터의 설계- 555 timer IC를 이용- 동작 주파수 100 ... 반전 입력전압을 문턱전압이라 하고 반전 입력전압은 기준전압이 된다. RS플립플롭을 세트시켜서 on된 트랜지스터가 0에서 문턱전압을 유지시킨다. 기준전압은 전압분배기에 의해서 +10 ... V에 고정되어 있다. 높은 레벨의 전압이 R 입력에 가해진다고 생각하자. 이것이 RS플립플롭을 리셋시켜서, 출력 Q를 low로 만들고 트랜지스터를 차단시킨다. 콘덴서 C는 이제

리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험 14 D래치와 D플립플롭

가 된다. 시스템을 리셋(reset)하기 위해서 그림과 같이 Q 출력을 잠시 동안 접지로 연결한다. 실험 보고서에 관찰 내용을 요약 정리하여라.D 플립플롭7. 7474는 PRE ... 을 LOW로 유지하고, 한 출력을 먼저 잠시 동안만 접지로 단락시키고, 그 다음에 다른 출력도 잠시 동안 접시로 단락시킨다. 실험 보고서에 게이트된(gated) D 래치의 관찰 결과 ... 을 설 디지털 논리 - 4) 플립플롭과 래치|작성자 픗출처 ? http://blog.naver.com/k97b1114?Redirect=Log&logNo=140158713306관찰내용

리포트 | 18페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
아주대 논리회로 실험 래치와 플립플롭 예비

논리회로 실험 예비보고서실험6. 래치와 플립플롭1. 실험 목적1) Latch와 Flip flop에 대하여 알아본다1) Lacch 와 Flip flop의 차이점에 대하여 알아본다 ... EnableC가 HIGH인 동안에 입력이 출력에 반영된다.2)플립플롭(flip-flop)플립플롭(flip-flop)은 1비트의 정보를 보관·유지할 수 있는 회로이며 순서논리회로 ... 여 지연된 하나의 출력을 입력에 피드백하는 것으로 정보를 보관·유지하는데 사용하는 특징이 있다. 플립플롭은 내부가 논리 회로로 구성되어 있기 때문에 논리 회로에 준하는 빠른 동작속도

리포트 | 3페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
논리회로실험 실험8 counter 결과보고서

9주차 결과보고서실험 8 Counter▶실험과정 및 결과◈ 실험 1 : 2단 2진 Counter ? 비동기식 Counter? 구성 사진 :- 74HC76을 이용하여 2단의 2진 ... bit3bit2it*************050300054500050500? 분석 :- 실험결과는 예비보고서에 제출한 실험 예상결과와 일치했다.- 클럭이 1Hz이기 때문에 1초 ... ? 분석 :- 실험결과는 예비보고서에 제출한 실험 예상결과와 일치하지 않았다.- 실험예상에서 모든 LED가 꺼지는 구간이 있을 것이라고 예상했지만 그런 구간은 없이 세 LED가 순차

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
디지털 시스템실험, Verilog 코딩, 16X4 RAM(Random Access memory) 설계, FPGA보드 결과 포함

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서실험제목RAM(Random Access Memory)실험목표16×4RAM ... (Random Access Memory)를 설계한다.실험결과이번 실험에서는 플립플롭을 이용한 memory, 즉 RAM(Random Access Memory)를 coding하였다.code

리포트 | 3페이지 | 2,000원 | 등록일 2015.12.05

다운로드 장바구니
판매자 표지

실험17 쉬프트 레지스터 결과

결과보고서(실험 17. 쉬프트 레지스터)정보통신공학부학번 : 2010044011이름 : 정 지 원◇실험목적- 쉬프트레지스터의 구조와 동작원리를 이해한다.- 쉬프트레지스터를 이용한 ... uparrow01001uparrow10101uparrow1011원래의 실험대로라면 플립플롭에 저장된 데이터가 한 칸 씩 이동(Shift)하는 것을 기대해야 하는 것이 예상 되는 실험값 이 ... 의 수 9~16)그럼 74164 소자가 d플립플롭으로 구성되어져있는 8개의 출력을 가지는 직렬-병렬 시프트 레지스트라는 것을 알 수 있다.(그림 출처는 www.alldatasheet

리포트 | 5페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

다운로드 장바구니
[아주대] 논리회로실험 8장&9장 결과(Counter&RAM)

⑶AB’(=2)001000100⑷A’B(=3)000100010< 실험1 > 실험 결과 사진⑴⑵⑶⑷⑸실험1에서는 예비보고서에서 작성한 바와 같이 위의 진리표를 따라 AND gate ... ⑶A’B(=2)00100100< 실험 2 > 의 측정 결과표실험2에서는 예비보고서에서 작성한 바와 같이 위의 진리표를 따라 AND gate의 출력을 예상했으며, 아래의 사진과 같 ... 은 결과를 얻을 수 있었다.< 실험2 > 실험 결과 사진⑴⑵⑶⑷위와 같은 결과를 얻을 수 있었다. clock 신호가 두 플립플롭에 같이 연결되어 있으므로 시간 지연이 일어나지 않

리포트 | 6페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
[Ayeun] 마이크로프로세서응용 2주차 예비보고서 마프(cpu,메모리,명령어구조,MPU,MCU,ATmega128)

마이크로프로세서응용 예비보고서제목2주차 예비보고서학과전자공학과학번성명제출일2018. 09. 12확인1. 중앙처리장치(CPU), 메모리의 종류(RAM, ROM) 및 명령어 구조 ... 시킴으로써 명령어를 실행한다.-CLA : AC 레지스터를 클리어 한다-CLE : E 플립플롭을 클리어 한다-CMA : AR 레지스터의 값을 보수 취한다.-CME : E플림플롭의 값 ... 하며 결과를 외부로 출력한다.- CPU는 컴퓨터 부품과 정보를 교환하면서 컴퓨터 전체의 동작을 제어한다.- 기본 구성으로는 CPU에서 처리할 명령어를 저장하는 역할을 하는 프로세서

리포트 | 9페이지 | 1,000원 | 등록일 2018.12.22

다운로드 장바구니
Positive edge triggered master-slave D flip flop 설계결과보고서

설계3 결과보고서 2009069160 김기훈1. 간단한 이론 분석(1) Clock signal정해진 주기를 갖는 pulse 신호(2) Reset△SR flip flop 진리표위 ... 되어 레이스 문제가 최소로 감소한다8. 클럭 펄스가 가해지고 있는 동안 입력이 변한다면 플립플롭 회로가 원치않는 결과를낼수도 있다(6) edge triggered flip flop이번 ... 보고서를 작성한다.3. 논리 회로도 및 시뮬결과Master-slave D flip-flop이 positive edge triggered D flip-flop의 특성을 가지고 작동

리포트 | 6페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
디지털로직실험 16장 J-K 플립플롭

는 50% 듀티 사이클 펄스를 얻는 좋은 방법이 된다. 실험 보고서에 관찰 내용을 요약 정리하여라. J-K 플립플롭의 진리표에 대한 토의 내용도 포함시켜라.3. 그림 16-3 ... 는 74LS76 안에 있는 두 개의 플립플롭을 사용한 리플 카운터를 보여주고 있다. 회로를 구성하고 실험 보고서의 도표 1에와출력을 그려라.LED가 ON이 될 때 출력 Q는 HIGH ... 다.● 실험 순서J-K 에지-트리거 플립플롭1. 그림 16-2(a)의 회로를 구성하여라. LED는 결과 논리를 보기 위한 것이며 출력이 LOW일 때 ON이 된다.과는 비활성 레벨

리포트 | 12페이지 | 3,000원 | 등록일 2013.06.22

다운로드 장바구니
아주대 논회실 실험7 결과보고서

결과보고서.실험 1) 6bit shift Right Register1) 실험과정 및 결과(CLR=0, PRE1,2=1, 을 넣었을때는 CLR셋이 active 상태이므로 켜지지 않 ... 실험이었다. 일단 플립플롭을 여러개를 직렬로 둠으로써 첫 번째 플립플롭의 출력값을 다음 플립플롭의 입력값에 넣었기 때문에, 클럭파가 진행함에 따라 왼쪽에 있는 값이 오른쪽으로 이동 ... 을 통하여 플립플롭은 1bit 기억소자 인데, 이를 여러개로 연결 함으로써(출력을 오른쪽 플립플롭의 입력으로) 클럭파가 진행할때마다 데이터가 이동되는 것을 볼 수 있었다. 또한

리포트 | 4페이지 | 1,500원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
논리회로실험 결과 7

합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성1. 실험 결과이번 실험은 플립플롭의 실용적 예인 시프트 레지스터(Shift ... 에 각 칩에 대한 전체적인 이해가 동반되어야만 실험을 진행하고 원하는 결과를 얻을 수 있었다.실험1은 J-K F/F을 이용하여 6 bit 시프트 레지스터를 구현하였다. 예비 보고서 ... 은 플립플롭의 연속적인 연결로 구현된 시프트 레지스터를 이해하는 것이었다. 사용한 74HC76과 74HC96 칩엔 단순한 입출력 비트를 제외하고 CLR, PE 등이 존재하기 때문

리포트 | 12페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31

다운로드 장바구니
논리회로실험. 실험8. 카운터(Counter)

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015.11.13과목명: 논리회로실험(결과보고서)교수명: 최연익 교수님 ... 분 반: 금요일 원천관 334호학 번:성 명:결과보고서실험8. 카운터(Counter)실험 과정실험1. 2단 2진 카운터 ? 비동기식1. 예비보고서 결선도와 실제 실험 회로 분석 ... * 예비보고서에서는 출력 결과를 확인하기 위한 AND게이트의 결선이 되어있지 않다. 실제 실험에서 총 4진의 결과값을 확인하기위해 4개의 AND게이트가 필요하였고 이는 하나의 IC

리포트 | 11페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
아주대 논리회로실험 counter 예비

가 입력될 때, 항상 출력이 반전된다. 결과적으로 입력펄스를 분주시키는 역할을 한다. 플립플롭3은 AND1의 출력이 1이 되지 않으면 상태변화를 가져올 수 없다. 시작에서, 모든 출력 ... 논리회로 실험 예비보고서실험8. Counter1. 실험 목적- 카운터의 동작원리와 특성을 이해- 동기식 카운터와 비동기식 카운터에 대해 이해- 2진 카운터에 대해 이해2. 실험 ... 는 계수순서의 각 비트마다 하나의 플립플롭을 가진 플립플롭들로 구성된다.카운터는 클럭 펄스 인가 방식에 따라 동기식 카운터(synchronous counter)와 비동기식 카운터

리포트 | 5페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
플립플롭과 카운터

실험 #9 결과 보고서1. 실험 제목플립플롭과 카운터2. 실험 목적? 순서논리회로의 기반이 되는 플립플롭의 동작 원리를 살펴보고 이해한다.? 카운터의 동작 원리를 살펴보고 이해 ... 한다.? 플립플롭과 카운터의 동작원리를 고찰하고 회로를 구성하여 실제의 동작을 확인한다.3. 실험 장비 및 재료? 전원 : +5V dc 전원? 계측기 : Oscilloscope ... QDenableQQ'DCPQ00100↑001010↑000010↑010011↑111101↑110101↑1=>D 플립플롭은 입력단자 2개와 출력단자 2개를 가진 일종의 기억회로로서 D는 지연

리포트 | 12페이지 | 2,000원 | 등록일 2013.12.01 | 수정일 2014.05.28

다운로드 장바구니
판매자 표지

SRlatch,Dlatch등등 여러가지 latch들

Latches 예비보고서작성자 : 장지원(20174178)작성년월일 : 2019-03-08Ⅰ) 서론1. 연구의 필요성 및 목적전자공학(electironics)의 응용분야 ... 회로는 정보를 기억하는 기능을 가져, 컴퓨터나 각종 제어장치의 기본이 됩니다.조합논리회로에 예시를 보면① 플립플롭(flip-flop) 및 관련 소자② 비동기 카운터, 동기 카운터 ... ③ 시프트 레지스터④ PLD를 이용한 시프트레지스터, 카운터이에 이 연구에서는 순서논리회로에 대해 보다 타당하고 신뢰성 있는 연구결과를 얻기 위해, Altera Quartus라는 프로

리포트 | 42페이지 | 1,000원 | 등록일 2019.03.16 | 수정일 2021.01.05

다운로드 장바구니
디지털공학실험 10/e 18장 결과보고서 입니다.

NAND 게이트, 7474 2조 D플립플롭, 7493 A 2진 카운터, LED 2개저항 : 330Ω 2개, 1㏀ 2개6. 실험내용 및 결과1) 그림 18-2의 2비트 비동기 카운터 ... 하여 7493A의 모든 연결을 보여라. 실험보고서에 결과를 요약 정리하여라. ⇒ 업/다운 스위치를 닫게 되면 XOR 게이트에 LOW가 입력되어 A~D는 QA~QD와 같은 논리가 되 ... 를 구성하여라. 함수 발생기로부터 1Hz TTL 펄스를 플립플롭 A의 클럭으로 입력하고 두 LED의 시퀀스를 관찰하여라. 그 다음, 함수 발생기를 1kHz로 올리고 2-채널 오실로스코프

리포트 | 6페이지 | 1,500원 | 등록일 2013.02.21

다운로드 장바구니
디지털실험 9 예비 플리플롭의 기능

디지털 실험 예비보고서실험 9.플리플롭의 기능실험 목적래치회로의 기능을 이해하고 R-S 플립필롭의 구조와 동작원리를 이해한다.D, JK 플립플롭의 동작을 이해한다.이론(1)R-S ... flip flop은 게이트의 작은 delay차이를 이용하여 클럭신호가 바뀔 때의 입력만이 출력에 영향을 미치게 되어 있고 따라서 플립플롭의 setup 및 hold 시간을 지켜주는 것 ... +=D*CE+Q+CE` D-CE-FF(Clock Enable)Q+=JQ`+K`Q JK-FFQ+=TQ=T`Q+TQ` T-FF예비보고서 문제NOR게이트 2개와 2개의 저항

리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
시프트 레지스터 결과보고서

1. 실험 결과(1)기본 RS플립플롭입력(a)0*************측정불가측정불가00측정불가측정불가☞ 실험 결과 및 토의처음에,에 1을 넣었더니,값이 각각 0과 1이 나왔 ... 결과 및 토의첫번째 실험(,,)에서 결과 값이값이 1,값이 0 이 주어졌다.RS 플립플롭은 클럭펄스가 들어오면 이를 플립플롭의 출력에 전달할 수 있도록 구성되기 때문에 클럭 펄스 ... 클럭펄스가 들어와서의 상태로 된 동안에는 RS플립플롭의 진리표와 같이 동작하는 것을 실험결과 알아내었다.(3)PL/CLR RS 플립플롭

리포트 | 3페이지 | 1,000원 | 등록일 2013.03.31 | 수정일 2017.09.14

다운로드 장바구니
플립플롭 실험 예비보고서

플립플롭관련이론1. 순차논리회로 (Sequential Logical Circuit)입력의 조합만으로는 출력이 정해지지 않는 논리 회로로, 현재의 내부 상태와 입력에의해 출력 ... 0을 나타낸다.2. SR Latch 회로래치(latch)는 기본적인 플립플롭(basic flip-flop)을 말하며, NOR 게이트를 사용하여구성할 수도 있고, NAND 게이트 ... 으로 위쪽 NOR 게이트의 출력 Q의 값은 바뀌지 않게 되어 SR=00 QQ'=01 이된다.이제까지의 결과를 한번 정리해 보자. 래치회로의 입력 SR에 00, 01, 10을 각각

리포트 | 6페이지 | 1,000원 | 등록일 2014.10.15

다운로드 장바구니

이전10개 8 9 10 11 121314 15 16 17 다음10개

파워링크

신청하기