"logic circuit"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 디지털논리회로 기초디지털실험 FPGA PLD 종류 장단점 베릴로그 논리회로 논리회로설계

판매자 표지는 다운로드시 포함되지 않습니다.

"logic circuit" 검색결과 221-240 / 637건

전기전자기초실험 Arithmetic Circuit Design 결과레포트 (영어)

compare it with the circuit above.Carry look ahead logic uses the concepts of generating and ... Arithmetic Circuit DesignReportDepartmentYearStudent IDClassTeamName전기전자공학부전기전자공학부221. 4-bit adder ... analyz {A BIGOPLUS B}RMAplusRMB1010RMBRMLEFT ( A`+`BARB RIGHT )plusRMAB1011RMABRMABminus 11100Logical 1

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
트랜지스터를 이용한 라디오 설계

Digital Logic and Microcomputer Design, Fifth Edition, M.RAFIQUZZAMAN - Laboratory Manual to acoompany ... Electronic Devices and Circuit Theory 10th Edition, Robert L. Boylestad , Louis Nashelsky , Franz J.Monssen{nameOfApplication=Show}

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,000원 | 등록일 2020.02.14 | 수정일 2020.12.13

다운로드 장바구니
전기전자기초실험 Flip-flop and Counter Design 결과레포트 (영어)

Master/Slave Flip-flop, 4-bit bi-directional shift register, synchronous mod-10 counter circuit, and ... flip-flop, so there is a delay within clock and output.▶ synchronous mod-10 counter circuitSynchronous ... mod-10 counter circuit is counter that is counting from 0000 to 1001 and express the number from 0

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
데이터 통신 정리본

연산과 같다!(서로 같음=0, 다름=1)?Multiplication by2 ^{n}: logical left shift n-bit(3)CRC???1?M(X)?X ^{n-k}=Q ... 를 다양하게 넣어 한꺼번에 여러개를 보냄Chap 9. WAN Technology and Protocols******Circuit Switching&Packet Switching차이점 ... *****(1)Switched Communication Networks: Switch 사용하는 통신망(2)Circuit Swtiching(회선 교환): 유선 전화망을 생각해 보

Non-Ai HUMAN
| 시험자료 | 6페이지 | 1,500원 | 등록일 2019.03.04

다운로드 장바구니
2017 컴퓨터 네트워크 중간고사 족보

에서 정의되는 논리적 연결 (logical connection)에 대해 설명하여라. (1)3. 다음의 설명은 TCP/IP Protocol Suite에서 무엇에 대한 설명인지 해당 ... 에 대한 fragmentation② 패킷에 대한 decapsulationg? 송신지 및 목적지 IP 주소 변경? 패킷의 forwarding14. virtual-circuit ... approach에서 포워딩 결정은 패킷 헤더의 어느 값에 의해 결정되는가?① source address② destination address? label of circuit? 답 없음15

Non-Ai HUMAN
| 시험자료 | 2페이지 | 1,500원 | 등록일 2019.01.01 | 수정일 2020.06.29

다운로드 장바구니
Lab#07 Sequential Logic Design2

. Referrence101. Introduction가. Purpose of this labSequential Logic Circuit의 작동원리를 이해하고 Verilog HDL을 통하 ... 여 Sequential Logic Circuit을 설계한다. 특히 FSM과 Clocked_Counter에 집중해서 살펴보도록 한다.나. Essential Backgrounds1 ... Pre-Lab ReportLab#07 Sequential Logic Design2@ FSM and Clocked_Counter담당 교수강 상 혁담당 조교박 재 민실 험 일실 험

Non-Ai HUMAN
| 리포트 | 23페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습2 [예비레포트]

의 미0logic zero, or false condition1logic one, or true conditionxunknown logic valuezhigh－impedance s ... wand다중 구동자를 갖는 net이며, ‘wired-and’(즉, open collector logic)의 하드웨어 구현을 모델링하기 위해 사용wor다중 구동자를 갖는 net이 ... 며, ‘wired-or’(즉, emitter coupled logic)의 하드웨어 구현을 모델링하기 위해 사용triandwand와 동일하게 다중 구동자를 갖는 net이며, 하드웨어에서 3

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
Lab#04 Combinational Logic Design 1

. Introduction가. Purpose of this labVerilog HDL을 통하여 Combinational Logic Circuit을 설계한다.나. Essential Backgrounds ... Post-Lab ReportLab#04 Combinational Logic Design 1@ Arithmetic Logic and Comparator담당 교수강 상 혁담당 조교실 ... 1) Combinational Circuit의 정의조합회로는 어떤 시점에 대해서도 출력값이 그 시점의 입력값으로 정해지는 논리 회로를 의미하는데, 조합 논리는 컴퓨터 회로에서 쓰일

Non-Ai HUMAN
| 리포트 | 24페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
저전력 VLSI 기술

/18314.pdf [5] https://en.wikipedia.org/wiki/Adiabatic_circuit [6] Energy harvesting https://www.sc ... ] “ 단열회로 ” https://www.researchgate.net/figure/a-Adiabatic-Logic-Gate-b-PFAL-buffer-c-RC-modeling-of

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,000원 | 등록일 2020.04.29

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습2 [결과레포트]

하는 구문Verilog HDL의 논리값논리값의 미0logic zero, or false condition1logic one, or true conditionxunknown logic ... tate)가 되는 점이 wire와 다름wand다중 구동자를 갖는 net이며, ‘wired-and’(즉, open collector logic)의 하드웨어 구현을 모델링하기 위해 사용 ... wor다중 구동자를 갖는 net이며, ‘wired-or’(즉, emitter coupled logic)의 하드웨어 구현을 모델링하기 위해 사용triandwand와 동일하게 다중 구동

Non-Ai HUMAN
| 리포트 | 22페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
판매자 표지

VHDL 디지털 시계

한다.· Timebase signal generator circuits(general form)에 대하여 공부한다.· General integer to 7-segment output에 대하여 공부 ... 한다.- watch 모드와 stopwatch 모드의 동작 설명 -●설명기본적인 디지털 시계를 설계하고 이를 이용한 시간 조정이 가능한 control circuits 블록을 설계 ... circuits이 블록은 1 sec, 0.01 sec, 1ms 신호를 발생하는 회로로 디지털시계의 시간 기준 신호를 발생시키는 회로이다. 1sec는 시계를 위한 기본 시간 신호이고

Non-Ai HUMAN
| 리포트 | 21페이지 | 2,000원 | 등록일 2015.10.16

다운로드 장바구니
디지털 시스템 실험 Simple Computer 1 - Data Path 예비보고서

}의 입력을 통해 8가지의 산술 연산을 수행한다.Arithmetic Circuit은 다음과 같은 회로 구성을 통해 구현할 수 있다.4.1.2 Logic CircuitLogic ... Circuit은 입력 A,B에 대해 {S1,S0}의 Selection Bit에 따라 AND, OR, XOR, NOT의 논리 연산을 수행하는 회로이다. 다음은 Logic Circuit ... *//***************************************************************************************************//*Logic Circuit *//* INPUT : Adata, Bdata, S1, S

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
VHDL에 의한 논리 시스템 해석 및 설계

imulation하여 동작을 확인 할 수 있을 것.다. Logic system용 소프트 웨어를 사용하여 그 언어를 사용하여 표현된 것을 논리회로로 변환 할 수 있을 것. 그 언어 ... - CAE (Computer Aided Engineering : CAD에 수치 계산을 첨가한 설계). Gate Level design : Schematic capture 와 Logic ... 하다.다. VHDLVHDL이란 VHSIC(Very Speed Integrated Circuit) HDL(Hardware Description Language)의 준말로써 1983년 DOD

Non-Ai HUMAN
| 리포트 | 38페이지 | 5,000원 | 등록일 2017.12.30

다운로드 장바구니
논리게이트 예비

Circuit)는 여러 가지 종류가 있지만, 현재 디지털 회로에 널리 사용되고 있는 집적회로로는 제조하는 기술에 따라 TTL(Transistor-Transistor Logic)타입과 CMOS ... REPORT예비보고서실험 목적논리 게이트의 동작 방법을 알아본다.TTL 논리 게이트의 문턱 전압에 대해 알아본다.기초 이론논리 게이트(Logic gate)컴퓨터 회로를 설계

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2017.10.23

다운로드 장바구니
Lab#05 Combinational Logic Design 2

. Referrence261. Introduction가. Purpose of this labVerilog HDL을 통하여 Combinational Logic Circuit을 설계한다.나 ... Post-Lab ReportLab#05 Combinational Logic Design 2@ Decoder, Encoder and Mux담당 교수강 상 혁담당 조교실 험 일실 험 ... . Essential Backgrounds1) Combinational Circuit의 정의조합회로는 어떤 시점에 대해서도 출력값이 그 시점의 입력값으로 정해지는 논리 회로를 의미

Non-Ai HUMAN
| 리포트 | 26페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
8. 물리 실험 예비 보고서(정류회로)

를 들면, 논리 회로(logic circuit)를 구성하는 소자 등의 스위칭(switching)에는 다이오드가 많이 사용된다. 또 다이오드에는 많은 종류가 있으며 특성이 다르다. 예

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2017.05.31

다운로드 장바구니
디지털논리회로 멀티심(multisim) 과제

+AC같은 값임을 확인할 수 있다.마지막으로 이것을 회로로 나타내면(simplified logic circuit),다음과 같이 간소화된 회로를 얻을 수 있다.? 소감개인 ... 3-6) Use Multisim to perform the logic simplification shown in Figure 4-18.ㆍ이 문제는 복잡한(혹은 별 연산 없이 복잡 ... 화 된 회로를 재구성하여 나타내는 ‘Logic converter’에 대해알아보는 문제라 볼 수 있겠다.일단, 회로를 구성하면 아래와 같은 회로를 얻을 수 있다.(3-input or

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2017.03.03

다운로드 장바구니
LG하우시스 경력 PPT 자료

보유 기술 FIRMWARE CIRCUIT Device Interface 8/16bit MCU : MSP430, Atmega64 , nRF24e1 32bit CPU : S3C2440 ... Interface 구현 FT601 을 이용한 USB3.0 Interface 구현 DP501 을 이용한 DisplayPort 1.1 구현 Image Processing Logic

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2018.12.19 | 수정일 2019.01.23

다운로드 장바구니
fpga란

FPGA란?FPGA (Field Programmable Gate Array) 는 PLD(Programmable Logic Device) 와 프로그램이 가능한 내부선이 포함된 반도체 ... 차이점은 구조적인 차이이다. CPLD는 기본구조를 PAL(Programmable Array Logic)에서 가져왔고, FPGA는 ASIC 의 Gate Array에서 가져왔 ... circuit)으로 변환이 가능하다. 또한 FPGA는 개발시간이 짧고 초기 개발비가 적게 드는 장점이 있다. 그러나 FPGA는 속도가 느리며 비교적 복잡한 설계에 적용이 불가능하다. 또한

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
디지털시스템실험 12주차 결과리포트

/*******************************************************//*******************************************************//*Logic Circuit *//* INPUT : Adata ... :2],ControlWord[1], ControlWord[0],MW, Constant, PC);DataPath_Circuit U2(CLK, ControlWord, Constant ... = DataIn;endmodule/*******************************************************//*DATAPATH Circuit

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2018.01.03

다운로드 장바구니

이전10개 7 8 9 10 111213 14 15 16 다음10개

파워링크

신청하기