"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 인하대 verilog 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 2,321-2,340 / 4,233건

한국델파이자기소개서] 한국델파이 자기소개서 예문-한국델파이합격자기소개서(한국델파이합격자소서) 자동차부품업체 한국델파이 신입 입사지원서(한국델파이 자소서)

여 전기장치를 이해함에 기본을 갖추었습니다. 또한, 디지털회로와 논리회로를 설계하면서 하드웨어를 제어하는 기본지식을 익혔습니다. 그리고 신호를 디지털 신호로 변환하여 처리하는 능력 ... 분야전자공학을 전공하면서 익힌 기반지식은 자동차의 총체적 전기장치를 가동시켜서 이상 유무를 판단하는 일에 적합하리라 생각합니다. 회로이론을 통한 회로의 이해와 분석하는 능력을 통하

자기소개서 | 4페이지 | 3,000원 | 등록일 2013.12.23

다운로드 장바구니
5주차 결과보고서(UART와 AD컨버터)

onverter)A/D converter(Analog/Digital converter)1. A/D converter1.1 정 의: A/D 컨버터(아날로그 디지털 변환기)는 아날로그 신호 ... 적으로 높을수록 좋다. ADC(Analog-Digital Converter)가 아날로그 신호를 디지털 데이터로 변환하는 동안에 입력 전압이 변동하면 출력에 불확실성이 발생한다. 이 ... ) : 연속적으로 변화하는 표시자를 사용하여 어떤 성질의 변화 값을 표현하는 것② 디지털(Digital) : 온도나 시간등과 같이 실세계의 무엇인가를 나타낼 때, 숫자 계산 및 다른

리포트 | 12페이지 | 2,000원 | 등록일 2014.07.08 | 수정일 2023.09.07

다운로드 장바구니
2011 부경대 전기기기 및 실험 T4 표준 냉동실험장치의 시퀀스제어

의 정보를 가진 것- 이산정보(discrete information)- 디지털 정보(digital information)5) 시퀀스도의 독해법과 각종 접점(a, b, c)에 대해 ... 이해한다.< 시퀀스도의 독해법 >시퀀스 제어 회로는 논리회로를 중심으로 성립한다. 논리회로는 대수식으로 표시할 수 있으며, 이 대수식을 부울대수식이라 하고, 부울대수식으로 표현 ... 한 식을 일반적으로 논리식이라 부른다. 무접점 시퀀스 제어의 논리회로에서 입력, 출력의 상태를 판단하는데는 전압의 H레벨과 L레벨이 있으며 유접점 시퀀스제어의 논리회로에서는 접점의 개

리포트 | 12페이지 | 2,000원 | 등록일 2012.04.05

다운로드 장바구니
[Flowrian] 짝수/홀수 패리티 생성기 회로의 Verilog 설계 및 시뮬레이션 검증

언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 패리티 회로의 사양2. Behavior 형식 홀수 패리티 생성 회로의 Verilog 설계 및 검증 3 ... 짝수/홀수 패리티 생성기 회로의 동작은 Verilog 언어가 제공하는 2가지 방식, Behavior와 Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog ... . Structure 형식 홀수 패리티 생성 회로의 Verilog 설계 및 검증 4. Behavior 형식 짝수 패리티 생성 회로의 Verilog 설계 및 검증 5. Structure 형식 짝수 패리티 생성 회로의 Verilog 설계 및 검증

리포트 | 11페이지 | 1,000원 | 등록일 2011.11.15

다운로드 장바구니
실험2 제02주 Lab01 Post Logic Circuit(XOR,OR,AND,FA,HA)

하고 TTL, ASIC, FPGA 등의 소자를 이용하여 여러 가지 다양한 논리 회로(OR gate, XOR gate, 반가산기, 전가산기)를 구현할 수 있다. 이 때, Signal ... .더하여 합과 Carrybit을 산출Carrybit을 포함하여 Input과 더하는 논리회로2. Result of this Labs1) Measured data and ... 와 회로를 설계하고 제작한다면 오차가 발생할 여지는 없다고 생각한다. 이러한 논리회로를 설계하고 제작하여 확인하는 실험에 바탕으로 쓰인 이론은 metal oxide s

리포트 | 9페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA를 통한 VHDL 구현 프로젝트 - 비밀번호

는 Appendix에만 기재, vhd 파일은 제출하지 않음)① Shifting function-. Shifting function은 이미 프로젝트 이전 논리회로실험에서 구현해 본 바 ... 에 대한 문제 해결 과정은 coding에 대한 정확한 이해도 같이 동반되었다. 더불어 신호의 저장, shifting, 7 segment 등 기존 논리회로실험에서 실험한 내용들을 직접 ... FGPA를 이용한 VHDL 구현 프로젝트 - 비밀번호#1. 설계 목표-. FPGA Kit에 있는 7 segment 모듈과 Keypad 모듈을 활용하여 디지털 잠금 장치를 설계

리포트 | 28페이지 | 3,500원 | 등록일 2016.07.09

다운로드 장바구니
전자전기컴퓨터설계실험1 3주차 Prelab Function Generator & Ocsilloscope

에서 높은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공 ... 되므로 디지털회로 분석에도 용이하다. 함수발생기(Function Generator)는 회로에서 필요로 하는 여러 가지 signal source를 만들어주는 장치이다. 일반적으로, 함수발생기 ... this Lab회로, 부품, 장치 등의 특성을 검사하기 위한 신호원으로써의 Function Generator와 함수발생기로부터 발생하는 파형을 시각적으로 나타내어 분석

리포트 | 13페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
디코더 DECODER

디지털 회로 실험 일지조 조장 : 날짜 :조 원학 번이 름실험 주관자학 번 : 이 름 :실 험 내 용1. 디코더의 원리를 이해하고, 실험을 통하여 동작을 검증함.관 련 이 론1 ... 1 00 1 0 01 0 0 0이 진리표를 가지고 2x4 디코더를 위한 논리 회로는 아래와 같이 작성 할 수 있다.2x4 디코더를 위한 블록도는 아래와 같다.2x4뿐만아니라 3x8 ... ]를, 핀 8번에 GND를 연결하고, 실험 회로를 구성하여, 정상적으 로 동작하는지 검증하시오.인에이블 입력선택 입력출 력CBA0????11111111?1

리포트 | 3페이지 | 1,000원 | 등록일 2012.12.20

다운로드 장바구니
디지털공학실험 10/e 18장 결과보고서 입니다.

다. 논리 값을 각 플립플롭의 다른 쪽 출력으로부터 읽을 경우, 그림 18-3의 회로와 같이 구성한다. 회로를 변경하고 각 단에서의 출력 파형을 살펴보아라. 타이밍 다이어그램을 그려라 ... ) 이번 순서에서는 그림 18-5에서와 같이 카운터의 실제 논리 출력을 변경하지만 클럭은 변경하지 않는다. 다시 각 플립플롭의 출력을 관찰하여 도표 4에 그려라.그림 13-5의 회로 ... 시퀀스를 갖도록 구성된 7493A 카운터이다. 지금까지 사용된 회로를 이 회로로 수정하고, 오실로스코프나 논리 분석기로 출력 파형을 관찰하여라. 각 출력을 관측하여라. ⇒ 2

리포트 | 6페이지 | 1,500원 | 등록일 2013.02.21

다운로드 장바구니
동기식 카운터(예비)

은 그림 8-5의 타이밍도에 나타내어라.① 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정하고, 오실로스코프 또는 멀티미터(검은색선은 접지에 접속, 붉은색선 ... 은전원 또는 신호출력단에 접속)를 사용하여 전압을 확인한다. 전원을 OFF하고 다음 순서대로 진행한다.② 논리회로 실험장치 또는 브레드보드에 IC를 부착하고, 단선을 사용하여 5번 핀 ... 하고, 동작특성은 그림 8-7의 타이밍도에 나타내어라.① 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정하고, 오실로스코프 또는 멀티미터(검은색선은 접지에 접속, 붉

리포트 | 7페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
[Flowrian] 8 비트 업/다운 카운터 회로의 Verilog 설계 및 시뮬레이션 검증

언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 8 비트 업/다운 카운터 회로의 사양2. Behavior 형식 8 비트 업/다운 카운터 회로 ... 8 비트 업/다운 카운터 회로의 동작은 Verilog 언어가 제공하는 2가지 방식, Behavior와 Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog ... 의 Verilog 설계 및 검증3. 8 비트 레지스터의 Verilog 설계 및 검증4. 8 입력 증감기 회로의 Verilog 설계 및 검증5. Structure 형식 8 비트 업/다운 카운터 회로의 Verilog 설계 및 검증

리포트 | 18페이지 | 1,000원 | 등록일 2011.11.05

다운로드 장바구니
아주대 논리회로실험 설계 8by8 multiplier 결과보고서

논리회로실험 결과보고서논리회로 실험 설계1. 설계 목적- 8비트 2진수 입력 2개를 받아들여 곱셈을 하고 16비트 2진수의 결과값을 만들어 내는 곱셈기 구현 (8bit 입력 ... Modified Booth 곱셈기파이프라인 구조는 디지털 회로의 성능을 향상시키기 위하여 널리 사용되고 있으며, 파이프라인에 단이 많이 추가될수록 각 단의 지연 시간이 짧아지 ... 적cation- multiplication using fft- 결론우선 기본적인 곱셈 알고리즘에 대해서는 논리회로 교재에도 나와 있고 쉽게 할 수 있는 방법이고, 다음으로는 카라

리포트 | 18페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
[Flowrian] 8 비트 쉬프트 레지스터 회로의 Verilog 설계 및 시뮬레이션 검증

언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 8 비트 쉬프트 레지스터 회로의 사양2. Behavior 형식 8 비트 쉬프트 레지스터 회로 ... 8 비트 쉬프트 레지스터 회로의 동작은 Verilog 언어가 제공하는 2가지 방식, Behavior와 Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog ... 의 Verilog 설계 및 검증3. 8 비트 레지스터의 Verilog 설계 및 검증4. Structure 형식 8 비트 쉬프트 레지스터 회로의 Verilog 설계 및 검증

리포트 | 14페이지 | 1,000원 | 등록일 2011.11.07

다운로드 장바구니
디지털 논리 실험, 기본 논리 게이트 예비 보고서

)의 동작 방법을 확인하고, 각 소자를 verilog HDL로 구현하여 검증한다.② 기본적인 논리 게이트를 이용한 간단한 회로의 구성을 이해한다.③ 지연시간의 개념을 이해한다.2 ... 다.③ NOT 게이트 : 인버터라고도 하는 NOT게이트는 반전 또는 보수화라 불린느 연산을 수해하는 논리회로로 어떤 논리레벨을 반대이 레벨로 변화시킨다. 즉 ‘1’을 ‘0’으로 ‘0 ... Chapter 1. 기본 논리 게이트(AND, OR, NOT)1. 실험목표① 기본적인 논리 게이트의 동작 특성을 이해하고 이를 통하여 여러 논리 소자(Logic Component

리포트 | 3페이지 | 1,000원 | 등록일 2009.07.18

다운로드 장바구니
실험3 예비보고서

.(3) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.[반감산기의 진리표] [B의 카노맵] [D의 카노맵]입력출력xyBD000(0)0(0)011(1 ... 을 보면 알 수 있듯이 이 과정을 통하여 쉽게을 구하고 확인하였다.(4) 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시오.[반감산기의 진리 ... 과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit

리포트 | 4페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
[시프트레지스터] Shift Register와 Ring Counter

)를 참고하면 된다.3. 참고 자료디지털 논리와 설계, 유황빈 (정익사) 56-59pageDigital Principles and applications, Donald P ... Register)는 레지스터 내부에 저장된 2진 데이터를 오른쪽 또는 왼족으로 자리 이동을 시킬 수 있는 레지스터로서, 자리이동 레지스터는 디지털 회로 시스템에 있어서 데이터의 저장이 ... 의 플립플롭만 논리 1이 되고, 나머지 플립플롭은 논리 0이 되도록 하는 카운터이다. 4비트의 링 카운터의 순차 논리 회로는 [그림 2(a)]와 같이 JK플립플롭을 사용하여 구성할 수

리포트 | 7페이지 | 1,000원 | 등록일 2005.04.15

다운로드 장바구니
논리회로 기초이론

* 논리회로 기초* 10진수의 소수를 r진수로 변화하려면 소수값에 기수를 곱하여 나온 정수가 r진수로 변환한 값이 된다.* 부호-보수방식(숫자부분으로만 구성)1의보수 : 역수 ... +y)=x※ 부울 대수의 조작은 대부분 간단한 회로를 얻기 위하여 수행된다.* 정준형식 : 최소항의 곱이나 최대항의 합으로 이루어진 식.1. 최소항 : 각 원소를 모두 포함 ... ' = ∑(1,2,4,7)* S-R 래치(NOR회로사용) * S'-R' 래치(NAND회로사용)1. S = 1 : set 상태 1. S = 0 : set 상태2. R = 1 : reser

시험자료 | 7페이지 | 1,500원 | 등록일 2008.10.17

다운로드 장바구니
clock & stopwatch 프로그램 소스 및 파형분석(verilog 를 이용한)

1. clock그냥 일반적인 전자시계의 모듈로써 가장 간단하고 기본적인 시계이다. 실제 시간과 똑같이 설계 하였다.∎ watch_clock (기본적인 시계) module (1)module watch_clock(clk, rst, hour1, min2, min1..

리포트 | 21페이지 | 2,500원 | 등록일 2010.06.28

다운로드 장바구니
건국대 인터넷미디어공학부 편입 1차 합격 자기소개서

을 높이겠습니다.‘회로이론’, ‘디지털 공학’, ‘마이크로프로세서’ 등의 과목 이수를 통하여 회로에 대한 이론, 논리게이트, 부품에 대한 특징을 공부하며 전공에 대한 기초를 다졌 ... 습니다. 또한, OrCAD를 이용해 회로를 직접 설계하며 회로의 특징에 대해 공부했고, 실습을 통해 책으로 배웠던 이론을 직접 증명해봤습니다. 가끔 시행착오 때문에 많은 고민을 했

자기소개서 | 1페이지 | 3,000원 | 등록일 2013.05.14 | 수정일 2017.03.20

다운로드 장바구니
논리회로의 간략화 예비보고서

실험 제목논리회로의 간략화실험 목적부울대수 및 카르노도를 이용하여 논리회로를 간략화한다.실험을 통해 부울대수와 카르노도의 정확성을 검증한다.기본 이론1) 부울대수디지털(논리)회로 ... 는 각 입출력전압이 0또는 1로 주어진 2진 형태로 동작한다. 0과 1의 표기는 미리 정의된 전압범위를 나타낸다. 이러한 논리회로의 특성은 디지털 시스템의 분석과 설계시 부울대수 ... (logic level)을 나타낸다. 디지털 회로의 전압은 실제 수치값에 따라 논리레벨 0또는 1로서 나타난다. 즉, 다시말하자면 부울대수는 논리회로의 입출력 관계를 나타내는 수단이

리포트 | 10페이지 | 1,000원 | 등록일 2011.09.16

다운로드 장바구니

이전10개 112 113 114 115 116117118 119 120 121 다음10개

파워링크

신청하기