"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 인하대 verilog 조도계 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 2,201-2,220 / 4,230건

[디지털시스템][VHDL] Garage Door Opener Controller 설계(차고 문 설계)

.03.24.Purpose이번 과제를 통해 2학년 때 배운 '논리회로' 과목을 총 복습을 한다.State DiagramS0는 초기상태를 의미한다. 즉, 전원을 ON하자마자의 상태 ... 다.Conclusion이번 과제를 통해 2학년 때 배운 '논리회로'를 다시 한번 정리할 수 있었다. 특히 가장 어려운 부분인 Sequential Circuit에 대해 제대로 복습할 수 있 ... 과 목 : 디지털 시스템과 제 명 : Garage Door OpenerController담당교수 :학 과 : 전자전기공학학 년 : 3학년학 번 :이 름 :제 출 일 : 2013

리포트 | 6페이지 | 2,000원 | 등록일 2014.05.07

다운로드 장바구니
플립플롭 이론 정리(11주차)

11주차 이론정리 – 플립플롭이번 시간은 플립플롭에 대해서 배우게 되었다. 이전 시간까지는 조합논리회로를 배웠고 오늘은 순차논리회로를배웠다. 순차논리회로가 조합논리회로와 구분지 ... 어지는 큰 경계는 바로 기억을 한다는 것이다. 플립플롭은 이제 우리의 목표인 디지털 시계를 만드는데 있어서 중요한 역할을 하는 것인데 플립플롭 이라는 것은 어떠한 입력이 없으면 출력

리포트 | 2페이지 | 1,000원 | 등록일 2013.06.09

다운로드 장바구니
기초회로실험 카운터, 시프트 레지스터 결과보고서

기초회로실험(2분반) 2조 결과보고서 1(제 9회)실 험 주 제Flip-Flop을 이해하고, 이를 응용하여 Counter, Shift-Resister 등의 순차논리회로의동작 ... (2분반) 2조 결과보고서 2(제 9회)실 험 주 제Flip-Flop을 이해하고, 이를 응용하여 Counter, Shift-Resister 등의 순차논리회로의동작을 이해한다.제 출 ... 하고, 이를 응용하여 Counter, Shift-Resister 등의 순차논리회로의동작을 이해한다.제 출 일 시학 번 / 이 름담 당 교 수담 당 조 교실 험 내 용3. 실험3)오른쪽

리포트 | 3페이지 | 1,000원 | 등록일 2012.12.03 | 수정일 2013.11.09

다운로드 장바구니
논리회로실험 2014 FSM

ounter를 VHDL로 설계한다.2. Background1) Finite State machine일정한 천이 가능한 상태 내에서만 동작하는 순차 논리 회로로서 FSM의 출력과 다음 상태 ... 숫자에 대한 코드구성이 한 비트씩만 차이가 나는 특성을 가지고 있다. 그레이 코드는 Digital-Analog 변환할 때 사용된다. 그레이 코드에서는 1비트만 변화하게 하여, 한

리포트 | 9페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
실험6. 반가산기와 전가산기 결과

실 험 목 적◎ 반가산기와 전가산기의 원리를 이해한다.◎ 가산기를 이용한 논리회로의 구성능력을 키운다.□ 실 험 개 요 및 이 론2진수 체계는 모든 디지털 시스템의 기초이 ... 다. 디지털 회로에서는 모든 연산 동작이 2진수를 사용하도록 구성되어 진다. 두 개의 2진 digit A와 B의 가산에는 다음과 같은 4개의 2진 가산 법칙이 있다.AB덧셈 결과 ... 000011101111(Carry=1)2진 덧셈을 살펴보면 2-입력(A,B)의 논리회로는 exclusive-OR 게이트와 같은 출력을 나타낸다. 따라서 exclusive-OR 게이트

리포트 | 5페이지 | 1,000원 | 등록일 2013.02.02

다운로드 장바구니
RS와D플립플롭실험(예비)

와 동작원리를 이해한다.? 실험관련 이론디지털 논리회로는 조합논리회로와 순서논리회로로 크게 나눌 수 있다. 조합논리회로는 출력이 현재 입력등의 조합에 의해서만 결정되는 논리회로이고 ... 하다.- 참고문헌 : VHDL을 이용한 디지털 논리회로 설계(William Kleitz)오실로스코프로는 관측하는 신호가 시간에 대하여 어떻게 변화하는가를 조사하는 것이 주목적인데 ... : 논리회로의 간략화[3주] 실험5: 가산기, 감산기 회로 실험[4주] 실험6: RS와 D플립플록 실험[5주] 실험7: JK와 T플립플록 실험[6주] 실험8: 동기식 카운터[7주

리포트 | 11페이지 | 2,000원 | 등록일 2012.10.11 | 수정일 2013.11.18

다운로드 장바구니
특허무효 법과공학 리포트

)의 'MAX+PLUS Ⅱ의 FPGA 디자인 툴로 사용자가 설계한 회로를 입력받는 설계회로 입력수단', '입력받은 TTL 레벨 및 디지털 논리회로를 실제회로로 구성한 것과 같은 역할을 수행 ... 법과공학 리포트1. 제목● ‘디지털 회로설계 트레이닝 키트‘ 특허무효2. 주제선정이유● 본인이 전공하고 있는 전자공학의 한 부분이자 실험시간에 사용하는 기구인 ‘디지털 회로설계 ... 2005. 1. 28. 선고 2003후175 판결 【등록무효(특)】[공2005.3.15.(222),433]● 판례 판시사항 : 특허발명 '디지털 회로설계 트레이닝 키트'는 그 특허

리포트 | 4페이지 | 1,500원 | 등록일 2013.02.25

다운로드 장바구니
항공전자계기

할 일의 양이 많으므로 기체의 상황을 정확하고 쉽게 알아볼 수 있는 지시의 총 합화와 함께 각 관련 시스템의 고장이나 운항에 따른 상태를 나타내고 경고하는 논리의 집합과 이론 ... 가 이 지시 막대를 중심에 일치하도록 조종하면 진로에 원활히 진입 또는 진로 유지가 쉽게 이루어진다. 비행 계획에 따라 컴퓨터에 결합하는 데에는 데이터 근원의 변화 및 계산 회로 ... 하나는 ADF의 방향을 나타내도록 되어 있다.종합 전자 계기이 장치는 디지털 컴퓨터와 브라운관을 사용한 전자식 총합 시지 계기이다. 이 방식은 각종 데이터를 컴퓨터에 입력시킨 후

리포트 | 6페이지 | 1,000원 | 등록일 2015.11.25 | 수정일 2018.11.06

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06-Post

-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제04주 Lab03 Post

실습 Lab#03 Verilog HDL, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX연구소.

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
디지털실험 8 예비 실험 8. CMOS – TTL interface

디지털 실험 예비보고서실험 8. CMOS TTL interface실험 목적1.COMS의 동작을 이해한다.2.COMS와 TTL interface방법에 대하여 이해한다.이론 ... COMSCOMS는 동일한 실리콘 웨이퍼 위에 n채널, p채널 device가 동시에 만들어질 수 있는 장점을 가지고 있다. 기본회로는 interface로서 (a)에 있는 것과 같이 p-c ... 가 흐르지 않으므로 소비전력이 적은 장점도 있다. 이외에도 CMOS회로의 장점은 잡음여유도가 큰 점, 소자의 크기가 적어 실장밀도가 높고, 공급전압의 폭이 넓은 점등이다.(b

리포트 | 13페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험 14 D래치와 D플립플롭

NAND 게이트7404 6조 인버터7474 2조 D 플립플롭저항 : 330Ω 2개, 1.0kΩ 2개이론 요약지금까지 본 것처럼 조합논리(combinational logic) 회로 ... 는 출력이 완전히 입력에 의해서만 결정되는 회로이다. 순차 논리(sequential logic) 회로는 이전 상태에 관한 정보를 포함하고 있다. 차이점은 순차 회로만이 메모리 ... 을 설 디지털 논리 - 4) 플립플롭과 래치|작성자 픗출처 ? http://blog.naver.com/k97b1114?Redirect=Log&logNo=140158713306관찰내용

리포트 | 18페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
아주대 논리회로실험 실험결과3 가산기와 감산기(Adder & Subtractor)

는 들어 본적은 있었으나그냥 더하고 빼주는것 이라는 개념만 있을뿐 논리회로에서 어떤 원리로 작동하고 구성되어있는지 모르고 있었다. 그래도 예비보고서를 준비하면서 어느 정도 개념 ... 해야 할지 도무지 감이 잡히지 않았다. 회로를 보고 논리표를 구하고 Boolean 방정식을 구하는건 쉬웠지만 ... 실험으로 위의 진리표에서 알 수 있듯이 실험에서 구성한 회로 가 이론상의 반가산기의 결과와 정확히 일치했다. 결과를 보면 1+1을 했을 때 C(carry)는 1의 출력 을 S(s

리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
전가산기 반가산기 어셈블리어

1. Full Adder ( 전가산기 )전가산기는 (full adder) 2진 숫자(비트)를 덧셈하기 위한 논리 회로의 하나. 온 덧셈기라고도 한다. 전가산기는 3개의 디지털 ... 수 있다.1) 진리표2) 회로도3) 논리식2. 반가산기 (half adder)2진 숫자(비트)를 덧셈하기 위해 사용되는 논리 회로의 일종으로 반 덧셈기는 2개의 디지털 입력(비트 ... 입력(비트)을 받고, 2개의 디지털 출력(비트)을 생성한다. 덧셈해야 할 2개의 비트와 다른 숫자 위치(digit position)에서 보내 온 자리 올림 비트를 받아 2개의 출력

리포트 | 7페이지 | 1,000원 | 등록일 2013.05.24

다운로드 장바구니
엔코더와 디코더 회로 결과보고서

,D2,D3)A=0 B=0입력시A=1 B=0입력시결과 해석실험1번의 경우 디코더 회로의 설계를 나타낸 것으로 다중-입력, 다중-출력의 논리회로이다. 그리고디코더의 경우 조합회 ... 4장 결과보고서 2009069160 김기훈실험 (1)다음 그림의 회로를 구성하고, 진리표를 구하여 표로부터 D0-D3의 논리식을 AB로 나타내어라.입력값실험결과 사진(D0,D1 ... 로로써 n개의 입력신호로부터 최대2 ^{n}개의 출력신호를 만들 수 있으며, 위의 회로의 경우 AB의 4가지 조합의 부호들을 유일하게 구분되는 4개의 출력으로 바꿔주는 시스템이다. 이론

리포트 | 3페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
[예비]실험3. 가산기 & 감산기

3. 가산기 & 감산기?실험목적1. Logic gate를 이용해서 가산기(adder)와 감산기(subtracter)를 구성한다.2. 디지털 시스템의 기본 요소인 가산기와 감산기 ... 의 기본 구조 및 동작원리를 이해한다.?실험이론? 반가산기(Half Adder)- XOR gate는 두 개의 입력이 다를 때 논리 값 1을 출력하고 두 개의 입력이 같으면 0을 출력 ... 하는 특성을 가지고 있다. AND gate는 입력이 둘 다 1일 때만 논리 값 1을 출력하고 나머지 경우에는 0을 출력하는 특성을 가지고 있다. 반가산기는 그 특성을 이용

리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
판매자 표지

[디지털통신] ASK 디지털 변조 및 복조

하여 디지털 신호를 복구한다. 입력된 ASK신호로부터, 반송파를 복구해 내는 회로 블록은 synchronizer이고 PLL과 위상변환회로를 이용하여 복구한다. 그리고 복구된 반송파 ... 전압을 더해준다. 가산기 출력에서 NRZ신호의 논리값 low는 0V보다 낮게 나타난다. ASK변조회로는 NRZ방식으로 인코딩된 신호와 반송파 신호를 이용하여 ASK변조된 신호 ... 다.③ 균진폭과 NRZ변조신호 논리레벨의 곱으로써 반송파의 진폭이 디지털 신호에 따라 변하였음을 볼 수 있다. 논리 레벨이 1일때는 ASK출력 신호의 높은 진폭이 나타나고 논리 레벨이 0

리포트 | 11페이지 | 1,500원 | 등록일 2012.06.18

다운로드 장바구니
논리회로실험 - 제 5장 ALU 코드를 KIT에 올리는 실험 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 5담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 81 ... 이론으로가 아니라 실제로 이 회로가 돌아가는지를 확인해보는 실험이다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)ALU-4bit State(상태) 별 동작-ALU ... 의 동작방법1. S0~S3의 선택에 따라 입력 데이터 A, B, Cin의 연산이 결정된다.2. S3값에 따라 산술연산을 할 것인지 논리연산을 할 것인지 결정하게 된다.3. S0~S2

리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
파형발생기(결과)

으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.함수발생기는 금성사에서 제작된 다양한 신호소스를 제공하는 신호발생기이다.이 모델은 3가지 계측기 ... 도 갖고 있다. 제공되는 파형의 주파수는 아주 낮은 범위에서 높은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형 ... ? 실험 결과- 실험결과2) OP-AMP를 이용한 구형파 / 삼각파 발생 회로? OP-AMP 미분기출력 주파수(측정값)출력 주파수(기대값)% 오차1 KHz10 KHz100 KHz

리포트 | 2페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
플립플롭(결과)

값에 접근하는 것을 볼 수 있었다.7. 참고문헌[1]『디지털 논리 회로 설계 원리와 응용』정차근, 도서출판 미래 컴 253p~310p[2]『디지털 시스템 실험 원리·응용·설계 ... .naver.com[5]『디지털 논리회로』김노환, 이영식 공저, 학문사 121p~128p[6]『위키백과』http://ko.wikipedia.org8. 조원 의견김정환이번 실험 ... 시스템 제어공학과&아날로그 및 디지털 회로실험, 금요일 1,2,3,4교시차 례1.목 적2.서 론3.이 론4.실 험 기 기 및 부 품5.실 험 결 과 표6.오 차 요 인7.결 론8

리포트 | 4페이지 | 1,000원 | 등록일 2012.07.03

다운로드 장바구니

이전10개 106 107 108 109 110111112 113 114 115 다음10개

파워링크

신청하기