"4주차. Verilog HDL"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 d플립플롭cadenc 쉬프트 레지스터 전전설2 프로젝트 mu0 bcd 세븐 세그먼트 전전설2 8 vivado

판매자 표지는 다운로드시 포함되지 않습니다.

"4주차. Verilog HDL" 검색결과 181-200 / 218건

디지털 논리 실험, Half adder와 Full adder 실험 예비 보고서

가 존재 하지 않는다.4) adder/subtractor를 verilog HDL로 구현하시오.module ADDER(A1, B1, A2, B2, A3, B3, A4, B4, S1, S2 ... 의 보수를 사용한다.4) 2의 보수양수에서 음수로, 음수에서 양수로 변환할 때는 1의 보수로 바꾼 다음에 1을 더해주면 된다. 2의 보수를 사용할 때의 장점은 양수와 음수의 합을 쉽 ... 가 된다. 이를 통해 오버플로우를 방지할 수 있다.Ⅲ. Verilog HDL 분석1) 반가산기의 Verilog HDLmodule HALF_ADDER(X, Y, S, COUT);input

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
디지털회로 [ 7-세그먼트디코더, 쉬프트 레지스터,업-다운카운터, 각종 카운터 _ 사전 ]

하다. 아래 코드표에서는 모듈러 12 카운터를 구현하기 위해 parameter 값으로 4‘b1100으로 설정해주었다.? 모듈러 카운터 Verilog HDL 소스 코드module Mod ... 로 Clk와 출력 신호로 4 비트의 Cnt_bcd를 갖는다. Clk의 상승 에지에 동기를맞추어 0에서 9가지 카운트 한 후 0으로 초기화 한다.? BCD 카운터 Verilog HDL ... 8-9. 7-세그먼트디코더, 쉬프트 레지스터업-다운카운터, 각종 카운터제출일실험조이름-사전 보고서-? 실험목적이번 실험의 목적은 Verilog HDL을 사용한 회로 설계 방법

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2008.04.09

다운로드 장바구니
예비보고서-Exp9.Inverse DCT Hardware Module Design

Verilog HDL are basic tools for describing digital circuits which performs specified functionalities. In ... Verilog.3) Verify the operation of the designed hardware with a logic simulator (e.g., Modelsim).3 ... 의 조합으로 간주할 수 있다. DCT-4의 MDCT 기술은 AAC, Vorbis, WMA와 MP3 compression에 사용되어 왔다. 또한 DCT는 JPEG image c

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
Verilog 언어를 이용하여 지연시간을 코딩하고 클럭펄스에 대한 결과값 출력

(Verilog 언어를 이용하여 Active-HDL 또는 Quartus의 출력을 제출)(a)게이트 g1: 0→1게이트 g2: 0→1게이트 g3: 0→0게이트 g4: 0→0게이트 g5 ... 할 수 있다.(7) Verilog 언어를 이용하여 example 4.9의 결과를 출력하라. (Verilog 언어를 이용하여 Active-HDL 또는 Quartus의 출력을 제출) ... , 30ns에서 입력값과 선택값이 변하게 됨에 따라 출력값 x의 변화를 볼 수 있다.(8) Problem 4.57 (Verilog 언어를 이용하여 Active-HDL 또는

Non-Ai HUMAN
| 리포트 | 4페이지 | 3,000원 | 등록일 2008.04.15

다운로드 장바구니
Full-adder

이번 주 실험은 Block Diagram/Schematic File 대신 Verilog HDL File 을 이용하여 디지털 회로를 구현하고, Simulation 후에 Input ... 과 같이 Verilog HDL File에 특정의 명령을 대입하였다. 이를 Instantiation 라고 한다. 우선 Instantiation 이전에 x, y, z를 Input ... 의 Function을 Instantiation하여 아래와 같이 나타냈다. Instantiation 를 참조하였다.위와 같이 작성한 후에, 위의 Verilog File

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2010.01.29 | 수정일 2023.06.21

다운로드 장바구니
[전기전자기초실험] 연산 회로 설계 실험 결과보고서

학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년6) 실험과정 및 결과측정4비트 덧셈기/뺄셈기 verilog HDL 코드4비트 덧셈기/뺄셈기 Timing ... 비트 ALU verilog HDL 코드4비트 ALU Timing Analyzer- 4비트 ALU의 결과(논리연산)동작 제어 신호A=0101 / B=1010A=1110 / B ... 의 Timing Analyzer의 결과값을 토대로 입력에 따른 출력이 나오기까지의 지연값에 대하여 조사16비트 ALU verilog HDL 코드16비트 ALU Timing

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2009.07.29

다운로드 장바구니
[프로세서 설계] 신호등 설계 verilog HDL 을 이용하 설계

10.1 , ModelSim XE III 6.4b 을 이용한 verilog 구현 주도로를 기준으로 파란색 신호가 빨간색 신호보다 시간적으로 길게 설계함 - 주도로 파란색신호 : 12 ... Processor design - Design through Verilog HDL (traffic control system )- 과목 : 프로세서 설계 담당교 수 : 이용환 교 ... Specification ⅱ. 설계 제한 요소와 목표 -#1 Processor design 2009 HDL Code 를 사용함 ( Verilog Code 사용 ) - Xilinx ISE

Non-Ai HUMAN
| 리포트 | 33페이지 | 3,000원 | 등록일 2009.12.22

다운로드 장바구니
HDL에 대한 조사

에서 말하는 하드웨어란 논리 회로를 말하며, OP앰프나 트랜지스터 등을 취급하는 아날로그 회로는 아니다. 흔히 HDL이라고 줄여말하며 회로의 원하는 동작을 기술할 수 있고, 원하는 회로 ... 한 설계”는 한계가 있으므로, 보다 효율적인 설계 방법이 필요하게 되었다. 이 방법이 HDL로 설계하는 것이다.HDL의 종류에는 Verilog, VHDL, AHDL, JHDL, SFL ... 로 변환된다. 그러나 이러한 HDL과 소프트웨어 프로그래밍 언어의 차이는 점점 모호해지고 있다.4. HDL설계의 장점과 단점4.1 HDL설계의 장점(1) 설계의 효율화① FPGA

Non-Ai HUMAN
| 리포트 | 3페이지 | 3,000원 | 등록일 2008.04.03 | 수정일 2017.03.21

다운로드 장바구니
디지털 논리 실험, 멀티플렉서와 디멀티플렉서, 인코더, 디코더 예비 보고서

더)Ⅲ. Verilog HDL Code1) 1. 4×1 MUX의 Verilog HDL 코드module MUX_4_TO_1 ( I0, I1, I2, I3, Y, S );input I ... 와 동작 원리를 이해한다.4) 인코더와 디코더의 차이점을 이해하고 이를 응용한다.Ⅱ. 기본이론1) 멀티플렉서(MUX : multiplexer)는 복수개의 입력선으로 부터 필요 ... 한 데이터를 선택하여 하나의 출력선으로 내보내는 회로이다. 그림 1.(a)에 4-to-1 멀티플렉서 회로를 나타내었다. 이 멀티플렉서는 4개의 입력을 가지므로 선택선은 2개가 되어야 그

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
반가산기, 전가산기, 4비트 전가산기, 전가감산기 설계 (자일링스)

을 위해 Verilog HDL 또는 VHDL을 통한 시뮬레이션을 수행하고,정상적을 동작하는지를 확인한다.◆ 설계 과정기초가 되는 반가산기를 시작해 이를 토대로 전가산기와 4비트 가산기 ... , b가 보수가 되는 식이 나오지 않음)cab010001010011111001·소스(4비트 가감산기 - 1)주 석4비트 가감산기는 c0가 1일 때, b의 값이 보수값으로 바뀌 ... 서 간략out을 구할 수 있다.·소스(4비트 가감산기 - 2)·시뮬레이션주 석입력 값 a = 1010, b = 0101, c0=1(감산)일 때, 출력 값 sum = 0101, c4

Non-Ai HUMAN
| 리포트 | 16페이지 | 2,000원 | 등록일 2011.12.10

다운로드 장바구니
실험 18 타이머 만들기

2011-2 Digital Circuit Experiments실험 18. Verilog HDL를 이용한 TIMER결과보고서제출일2011. 12. 1전공전자공학조5조학번(탑 모듈 ... _run(Stop_run),.Sw_min(Sw_min),.Sw_sec(Sw_sec),.Led_out(Led_out));endmodule총괄적으로 4개의 입력부와 1개의 출력부를 선언 ... 하고, Wire 명령을 이용하여 주파수 분주 모듈의 출력선 Clk_1M을 다시 타이머 모듈의 입력선 Clk_1M으로 연결해 주었다. 이 모듈의 역할은 두 개의 모듈을 연결하는 역할

Non-Ai HUMAN
| 리포트 | 5페이지 | 3,000원 | 등록일 2012.01.26

다운로드 장바구니
Verilog HDL을 이용한 PIG Game 설계

Verilog HDL을 이용한PIG Game 설계학 과:학 번:이름:Professor:Abstract1. PIG Game 소개PIG Game 특징PIG Game은 한 개의 주사위 ... 은 점수와 더하고 상대방 플레이어에게 턴을 넘긴다.주 PIG Game 출력7 segment4개의 출력 seg1,seg2,segsum,segdice를 표시하는 7 segment로 표시 ... 빛이 깜박인다.주 PIG Game 입력ROLL버튼을 땔 때까지 주사위를 굴린다.NEW GAME지금까지의 점수를 초기화하고 새로운 게임을 시작한다. 이 때, 상대방 플레이어부터 게임

Non-Ai HUMAN
| 리포트 | 21페이지 | 3,000원 | 등록일 2011.12.24

다운로드 장바구니
디지털 논리 실험, 산술 논리 회로 실험 예비 보고서

만으로 반복수행을 통해 원하는 연산을 모두 수용할 수 있다. 하지만 많이 쓰이는 연산에 대해 회로를 추가해줌으로써 산술연산 기능을 좀더 강화할 수 있다.(4) 4비트 ALU의 구조 ... Logical Shift Right1111Reserved표 2. 동작 제어 신호에 따른 연산Ⅲ. Verilog HDL 코드 분석// 모듈 설정.module ALU(en, ctrl_s, in ... ;endcaseendmoduleⅣ. 예비보고사항(1) ALU를 Behavioral Model로 Verilog HDL을 사용하여 구현하시오.- 표 2의 제어신호에 따른 연산을 참조하여 그림 11-3에 있

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
VerilogHDL을 이용한 야구게임

설계 영역에서도 프로그래밍 언어와 같이 디지털 회로를 표현하는 표준 언어가 필요하게 되었고 이로 인해 HDL이 개발되었다. 우리는 이번 학기동안 Verilog HDL이라는 언어 ... 를, HEX 4,5 번은 B팀의 점수를 표시해 주며 각각의 점수판 아래의 LEDR 3개씩으로 각 팀의 공격권을 표시하도록 설계 하였다. 그리고 HEX 0,1 번에는 몇 회가 진행 중 ... 를 배웠으며 기본적인 디지털 하드웨어 시스템의 설계방법 및 합성에 대한 수업을 들었다. 이에 따라 짧지만 한 학기동안 ASIC 설계에 대해 수업 들은 내용과 Verilog를 이용

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2008.01.08

다운로드 장바구니
[공학]FSM설계실험-예비보고서

copy③ Digital circuit Training Kit 1대5. 실험과정 및 결과측정a. Project를 설정해 주고 그림 11-3에 나온 verilog HDL 코드 ... ▶▶예비보고서1. 목적FSM의 구성원리를 이해하고, 이를 바탕으로 간단한 FSM 회로를 verilog HDL을 이용하여 구현한다.2. 개요① FSM의 구성 원리 이해② FSM ... 의 상태 천이 동작 이해③ verilog HDL을 이용한 FSM 설계방법 이해④ FSM의 verilog 시뮬레이션 수행3. 예비보고서① 그림 11-3의 FSM을 보

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2006.12.07

다운로드 장바구니
Nand 연산을 이용한 Xor 게이트 구현과 간단한 Adder 구현

Device는 EP1k100QC-208-3으로 맞춰준다.5. Verilog HDL File에서 Verilog 코드를 작성한다.(xor Gate,Full-Adder)6. 컴파일 ... 이름을 설정한다.3. 우리가 사용할 HBE-Combo 보드에 FPGA 칩인 Altera 사의 ACEX 중에 1K로, Device Family설정에서 설정 해준다.4. Target ... 로 넣어주게 되면 output 값은 1의 값을 신호로 얻을 수 있다.▶ Verilog code 및 시뮬레이션 결과module GATE(A,B,C);// 함수 선언input A,B

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
verilog k-map이용,유니버셜 게이트로만 구성한 전가산기

=(X?Y)Z+XY4.위의 식을 이용해서 논리도 설계먼저 XOR이용한것:유니버셜 게이트인 NAND 게이트로 바꾸어준다5.Verilog HDL로 설계하기소스:module full(A,B ... ,C,S,CA);output S,CA;input A,B,C;wire w1,w2,w3,w4,w5,w6,w7,w8,w9;nandG1(w1,A,B),G2(w2,w1,A),G3(w3,w1 ... ,B),G4(w4,w2,w3),G5(w7,w4,C),G6(w5,w7,w4),G7(w6,w7,C),G8(S,w5,w6),G9(CA,w8,w9),G10(w8,w4,C),G11(w9,A

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2008.07.31

다운로드 장바구니
디지털 논리 실험, Half adder와 Full adder 실험 결과 보고서

*************10111010001101101101011111실험 6에서는 Half Adder와 Full Adder의 원리를 공부하고 그 원리를 토대로 회로를 구성하고 Verilog HDL로 코딩하여 결과를 확인해보 ... Ⅰ. 실험결과Fig 1) Full Adder의 GraphFig 2) Full Adder의 Timing AnalyzerFig 3) 4-bit Adder/Subtractor ... GraphFig 4) 4-bit Adder/Subtractor Timing AnalyzerⅡ. 결과분석 및 고찰입력출력CinXYCoutS0

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
디지털시계 사전보고서

하고, 1일 때 설정한 시간에서 시간을 줄여 나간다. 설정한 시간이 0이 되면 Led_out 신호로 1을 출력한다.?Verilog HDL1) 타이머 1module Timer (Clk_1 ... 을 설정해 주기 위해서 외부에서 입력하는 신호로서 DE2 보드에서 푸시 버튼스위치로 사용한다. 한번 누를 때 마다 해당하는 시간이 하나씩 증가해야 한다. 그러나 시스템 클록인 1MHz ... 는 Cnt_min이 증가한다.4) 타이머 4//타이머 블록always @(posedge Clk_1M)beginif (Stop_run ==1)beginif (Cnt_1_sec

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2009.06.28 | 수정일 2018.02.19

다운로드 장바구니
Shitf Register 설계

)parallel load1) Main module Verilog HDL Source// module선언// 입, 출력포트 선언// 뒤에서 always 사용으로 인한 output ... ps의 정확도로 정의// 입, 출력연결포트 선언// 위에서 만든 main module과의 입, 출력포트 연결// 4초가 주기인 clock 발생// 0ns일 때의 값들 넣어줌, 출력값 ... 은 reset됨// 4ns일 때 reset이 0이되고 4가지 모드 실행// 29ns일 때 다시 reset됨, 입력포트에 다른 값이 들어옴, 4가지 모드 실행3) Simulation

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2008.09.03

다운로드 장바구니

이전10개 2 3 4 5 6 7 8 91011 다음10개

파워링크

신청하기