• AI글쓰기 2.1 업데이트
  • 통합검색(218)
  • 리포트(194)
  • 자기소개서(22)
  • 시험자료(1)
  • 이력서(1)
판매자 표지는 다운로드시 포함되지 않습니다.

"4주차. Verilog HDL" 검색결과 201-218 / 218건

  • 디지털회로 - Verilog HDL및 DE2 를 이용한 타이머 설계 결과
    은 성공임을 확인할 수 있었다.3.고찰이번 실험은 Verilog HDL을 이용하여 분과 초단위의 시간을 설정해 주고, 그 후에 분과 초단위의 시간을 역으로 카운트 하여, “0 ... 7. Verilog HDL및 DE2 를 이용한 타이머 설계-결과 보고서-제출일실험조조 원타이머 - Top Module소스 코드// 탑 모듈 //module Top (Clk_50M ... 었습니다. 각각의 독립된 기능을 하는 모듈이 탑모듈을 통하여 연동되고, 머릿속에 그렸던 개념도와 일치했을 때 무척이나 기뻤습니다. 처음에 생소하기만 하던 Verilog HDL이란 설계언어도 익숙해짐에 따라 재밌는 툴이라는 생각을 해볼 수도 있었던 기회를 주었던 실험이었습니다.
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,500원 | 등록일 2008.04.09
  • Excess 3 to BCD code converter ( Excess-3-to-BCD code converter )
    _BC 함endcaseendfunctionendmodule< Verilog coding for Ex 3 to BCD >분석:Input 4bit를 입력 받은 후 Case문을 이용 ... 로 변환하는 조합회로를 설계하는 실습으로, schematic diagram 을 그려서 또 하드웨어를 HDL 로 기술하여 simulation 으로 검증하고 FPGA에 구현한다. 입력 ... >Specification▪ BCD code 는 4 bit의 binary로 0~9까지의 10진수를 표현한 코드이다. 4개의 bit가 10진수 1자리를 나타낸다.▪ Excess-3 code 는 각각
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 3,500원 | 등록일 2011.04.22
  • UP-DOWN COUNTER(4-bit) 설계
    에 따른 기능rstenloadud기능1XXXreset00XX현재 값011Xload0101/0up/down1) Main module Verilog HDL Source//module선언 ... // 4초가 주기인 clock 발생// 0ns일 때의 값들 넣어줌, 출력값은 reset됨en=1, load=0, din=5로 고정.// 5ns일 때 reset이 0이되어 ud=1이 ... 연결// 4초가 주기인 clock 발생// 0ns일 때의 값들 넣어줌, 출력값은 reset됨en=1, din=5로 고정.// 5ns일 때 reset이 0이되어 ud=1이므로 up
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2008.09.03
  • 연산 회로 설계 실험-예비보고서
    형태로 기술하고 이를 package로 만든 verilog HDL코드의 예이다. 이를 참고하여 verilogHDL로 본 실험에서 사용되는 4비트 ALU 동작 수준(behavioral ... -7분반연산 회로 설계 실험0541045 송기선▶▶예비보고서1. 목적2진수의 음수 표현을 이해하고, 4-bit 덧셈기/뺄셈기의 구성과 동작 원리를 파악하고 verilog ... Logic unit)를 verilog 코드로 작성하여 시뮬레이션 검증 후에 FPGA Kit에서 실제 동작을 확인한다.2. 개요① 2진수의 음수 표현의 이해② 4-bit 덧셈기/뺄셈기
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2006.11.23
  • [공학]ASIC 프로젝트(DE2 보드를 응용한 라인트레이서)
    2. 라인트레이서의 구성3. 라인트레이서의 조작원리3-1 DC 모터의 작동3-2 서보 모터의 작동4. DE_2 BOARD와 라인트레이서의 통신5. PROGRAM SOURCE5-1 ... ACTIVE-HDL PROGRAM SOURCE5-2 BLOCK DIAGRAM6. 토 론 및 고 찰1. 개 요우리 조는 처음 예상발표에는 도서관 좌석관리시스템을 ASIC 프로젝트 ... 는 것이다.오실레이터의 역할은 ACTIVE-HDL 프로그램에서 클락을 줌으로서, 프로세서의 역할은 DE_2 보드가 대체한다면 좋은 아이템이 될 것이라는 생각이었다.라인트레이서는 센서
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 5,000원 | 등록일 2007.06.23 | 수정일 2014.12.04
  • [논리회로, 전자계산기 구조]verilog HDL & xilinx 툴 사용법
    Verilog2004.11.08 암호 및 보안 연구실 이 현 준Verilog HDL 이란? Verilog HDL의 역사 중요한 데이터 형 Module Port Data Types ... 게이트 수준의 모델링 Xilinx Tool 사용법Verilog HDL 이란?Verilog는 부품이나 보드 및 시스템 차원에서 전자시스템을 설계하는데 사용되는 HDL ... 년대 말까지, VerilogHDL의 사실상의 표준으로서 독점소유였으나, 후에 IEEE 표준(1995)이 되었다. Verilog HDL : 미 Cadence사 제품 C와 비슷
    Non-Ai HUMAN
    | 리포트 | 41페이지 | 1,500원 | 등록일 2004.12.07
  • FPGA, Xilinx ISE 7.1i 로 주무르기
    할 FPGA에 맞는 )PROM Flash Type을 맞추어 주어야 한다. 'bit' 파일의 용량이 크면 [그림 4]와 같이 세 개의 ‘mcs’ 파일로 분할하여 변환시켜야 한다. 이로써 ... 은던 나는 그 분야중 하나인 FPGA를 선택하였다. 일단 선택은 했으나 그쪽 기반지식이 전혀 없는 나에겐 정말 막막한 것이었다. 일단 verilog HDL 책을 구해 삼일동안 밤 ... of core exist FPGA at base of HDL languge. In this paper, we will know about that how to cirbuit
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 2,000원 | 등록일 2007.10.25
  • Quartus 툴을 이용하여 verilog로 가감산기.간단한 ALU 구현하기
    Date 07.11. 4Kwangwoon UniversityProject (or Lab) # 1 ReportAdderSubtractor / ALU(Add,Sub,Xor,And ... 입니다. Xor, And, Or, Not을 셀렉트 시그널에 의해 선택하여 계산을 가능하게 하였습니다. Not 을 응용한 드모르간의 법칙도 계산이 가능한 것이 특징입니다. 그리고 4개 ... Objectives - 이 프로젝트의 목표는 하드웨어 기술 언어 중의 하나인 Verilog 언어를 숙지함으로써 하드웨어 설계를 할 수 있고, 구현하는데 필수요소인 Quartus를 사용
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 9,000원 | 등록일 2007.12.09
  • [OFDM]FPGA를 이용한 OFDM 모뎀 구현
    시리얼통신2.4.2.3 OFDM Client 구현3. 결과3.1 OFDM 블록의 MATLAB 시뮬레이션3.2 OFDM MODEM의 HDL 시뮬레이션 및 합성3.3 UART 송수신기 ... 의 HDL 시뮬레이션 및 합성3.4 PC 파트 OFDM Client 송수신 동작 결과3.5 FPGA 보드 Implementation4. 결론5. 참고문헌5.1 HDL 참고문헌5.2 ... 는 효과가 있다.HDL을 이용해 통신시스템을 구현하고 PC와의 통신을 통해 동작을 검증하는 것이 우리조의 목표이다.1.1.2 졸업작품 진행도{주단위 진행사항3월4월5월6월7월8월9월
    Non-Ai HUMAN
    | 리포트 | 81페이지 | 10,000원 | 등록일 2005.12.18
  • HDL Verilog 알람시계
    1. 실습목표-Alarm 기능을 갖는 digital clock을 Verilog HDL로 설계한다.-기능을 시뮬레이션을 통해서 검증한다.2. Digital Clock의 기능-입력 ... 발생하지 않게 해주었다.4. 프로젝트 결과물(1) alarm_clk.vmodule alarm_clk(am_pm,flashing, alarm, secs, mins, hours ,c ... 많은 아쉬움과 너무나 많이 부족했던 나의 실력에 후회가 많다. 하지만, 더욱 더 열심히 노력해 HDL에 더욱 가까워 질 수 있도록 노력하겠다. 1학기 동안 정말 많은 가르침을 주고 수고해주신 교수님과 조교님게 감사드립니다.
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 5,000원 | 등록일 2007.06.21 | 수정일 2023.04.10
  • [공학기술]CMOS VLSI설계의 원리4 (6~7장)
    ) 6.4.4 구조-레이아웃 합성 6.4.4.1 배치 6.4.4.2 배선 6.4.5 레이아웃 합성 6.5 설계-포착도구 6.5.1 HDL 설계 6.5.2 스키매틱 설계 6.5.3 ... 화된 HDL tools : VHDL, ELLA, Verilog, C, Pascal, Lisp)등이 있음 6.5.2 스케메틱 설계 보편적으로 디지털시스템 설계는 Schematic ... CMOS VLSI 설계의 원리 (4)6. CMOS 설계방법 7. CMOS 테스트 방법Preview6. CMOS 설계방법 6.2 설계전략 6.2.3 계층구조 6.2.4 규칙성 6
    Non-Ai HUMAN
    | 리포트 | 25페이지 | 2,000원 | 등록일 2007.04.02
  • 7-segment를 이용한 디지털시계(verilog HDL)
    거쳐서 나온 1Hz 클럭이 시계 회로의 근본 클럭이 될 것이다. 1Hz가 60번 카운트 되면 60초(1분)이 되는 것이다.2. Verilog HDL 코드일단 10진카운터를 만들어야 했 ... 하게끔 wire연결을 해주어서 6개의 instiation으로 만들면 된다. 코드는 다음과 같다.-------------------------verilog Code---------- ... 지 않았지만 단계를 거칠수록 그 주기가 커짐을 볼 수 있었다.다음으로 시간을 7-segment를 이용해 표시하게끔 코드를 짜야했다.프로젝트의 내용을 Verilog HDL 코드를 이용
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 3,500원 | 등록일 2005.03.30
  • [논리 회로 실험]디지털 논리회로 프로젝트 Ripple Adder와 CLA(Carry look ahead) Adder의 비교
    1. Verilog HDL 시뮬레이션으로 Ripple 방식의 ADDER와 CLA방식의 ADDER를 설계하여 검증하시오.(MAX_PLUS2를 이용)-->(1)Ripple 방식 ... 의 ADDER :①코드와 주석module RIPPLE_ADDER (AS,A0,A1,A2,A3,B0,B1,B2,B3,Cout,S0,S1,S2,S3,Over); //ripple 방식의 4 ... 의 ADDER :①코드와 주석module CLA_ADDER (A0,A1,A2,A3,B0,B1,B2,B3,C0,Cout,S0,S1,S2,S3,Over);//CLA방식의 4bit
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 2,000원 | 등록일 2005.10.26 | 수정일 2023.05.27
  • DAC(design automation conference 2007) 참관기
    회로서 올해 44회를 맞이하여 6월 4일부터 8일까지 5일간 캘리포니아 샌디에고에서 개최되었다. 이번 DAC에도 역시 샌프란시스코에서 열렸던 43회 DAC와 마찬가지로 인텔 ... 하는 토털(Register Transfer Level : VHDL, Verilog언어를 사용한 설계단계)에 직접적으로 연동되는 설계단계로 ARM, Forte, Jasper등이 약진한 모습 ... 설계에 강점을 둔 설계 기반을 보여주었다. 휴인스는 SoCMaster3 등 멀티코어기반의 플랫폼을 제공하여 다수의 프로세서기반의 설계를 검증할 수 있는 제품을 출시하여 관심을 받
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2008.06.03
  • [컴퓨터 구조 및 언어][Quartus 2,max]Verilog HDL 이용한 32Bit Arithmetic Logic Unit(ALU)설계(mips)와 분석
    ("Verilog HDL"32Bit Arithmetic Logic Unit(ALU) 설계하기 )담 당학 과학 번성 명제출일32Bit Arithmetic Logic Unit(ALU ... ) 설계하기1.Verilog-HDL 코딩//32Bit ALU는 기본ALU_unit 31개와 최상위에서 overflow를 detection하는 31번째ALU_unit31////1개 ... 의 Unit가 있으며, ALU의 내부는 Full_Adder와 Mux_4to1 그리고 overflow_detection로 ////구성되어있다. 32Bit_ALU를 통합적으로 구성
    Non-Ai HUMAN
    | 리포트 | 40페이지 | 2,000원 | 등록일 2005.10.05
  • [논리 회로 실험]디지털 논리 회로 실험, 실습(기본 논리 게이트 - AND,OR,NOT,NAND,NOR,XOR,XNOR)
    Verilog HDL 코드1-2 (a) 3입력 AND 게이트module AND(A, B, C, Z);input A, B, C;output Z;assign Z = A & B & C;1-2 ... 고 실험을 하였다. 일단 50ms 단위로 신호를 다르게 주었다(차례대로 00, 01, 10, 11). 먼저 AND 게이트부터 살펴보면 입력이 동시에 1일 때만 1의 출력을 내고 나머지 ... = Z1 & C;1-4 (a) 3입력 OR 게이트module OR(A, B, C, Z);input A, B, C;output Z;assign Z = A | B | C;1-4 (b
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 2,000원 | 등록일 2005.10.17 | 수정일 2023.05.27
  • 반도체산업의 세계적추세
    설계가 거의 Verilog-HDL로 만들어 졌기 때문에 그들이 한국에 들고 온 회로 설계는 당연히 몇 년 전에 이미 써먹은 Verilog-HDL일 수 밖에 없는 것이다.1990년 ... 대에 들어서면서 미국을 비롯한 서방세계에서는 회로도 입력이나 Verilog-HDL을 사용하지 않고 VHDL이라는 미국방성과 IEEE(미 전기전자학회)의 표준으로 인가 받은 회로 설계 ... 년 에 실제 설계자의 약 40% 정도가 VHDL을 사용하고 있고 회로도 입력의 방법은 약 30%정도, Verilog-HDL과 Hilo HDL을 사용이 약25% 정도라고 하고 있
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,000원 | 등록일 2000.11.29
  • VHDL
    AND, OR, MUX, F/F등을 이용하여 회로를 구성하였으나 지금은 일반적인 프로그래밍 개념을 접목한 HDL을 이용하는데 그 대표적인 것이 VHDLVerilog-HDL이 ... 이다.2. HDL의 종류1) Verilog-HDL : HILO-HDL(GenRAD사)을 기본으로 만들어진 HDL로서 RTL특성이 강하여 하드웨어에 가까운 문법과 구조로 이루어져 있 ... 된 엔지니어가 schematic capture를 이용하였으나, time-to-market과 설계의 복잡도 증가로 새로운 방법이 나타나게 되었는데 그것이 바로 (V)HDL이다.1. (V
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2000.11.11
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 06일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
5:53 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감