디지털공학실험 플립플롭 예비보고서

소개

A+받은 레포트입니다.

목차

1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플롭
(7)JK플립플롭
4. 실험 순서

본문내용

1. 실험 제목 : flip-flop

2. 목적 : 순서논리회로의 기반이 되는 flip-flop을 RS, D, T, JK, 주종 (master slave) flip-flop 등을 대상으로 하여 동작 원리를 살펴보고 전반적인 이해를 도모하도록 한다.

3. 이론 : 실험 1, 2, 3 에서는 기본 논리 게이트와 이를 이용한 조합논리회로에 관해서 살펴보았다. 이 실험에서는 입력 신화의 순서에 따라서 동장 및 출력이 달라지는 순서 논리회로에 관해서 실험하고자 한다. 순서 논리 회로를 구성하는 기본 소자는 flip-flop이다. flip-flop은 쌍안정 멀티 바이브레이터를 일컫는 것으로 0과 1, 두 개의 안정된 상태를 출력으로 갖는다. 이 때 두 개의 출력은 항시 상반된 상태에 있으며, 한 쪽의 출력을 Q라 하면, 다른 한 쪽의 출력은 가 된다. flip-flop은 기억소자로 사용되며 또한 주파수를 분할하거나 카운터를 제작하는 등에 널리 이용된다. 일반적으로 flip-flop은 회로 구성에 따라서 RS flip-flop, D flip-flop, R flip-flop, JK flip-flop 등으로 구분된다.

(1) 기본 RS 플립플롭
가장 단순한 형태의 RS 플립플롭은 단지 두 개의 NAND 게이트나 NOR 게이트로 구성할 수 있다. 그림 1(a)와 (b)에는 두 개의 NAND 게이트로 만든 기본 RSVMFFLQVMFFHQ의 회로와 표시기호가 주어져 이TEk. 입력은 각각 S와 R로 표기되고 출력은 각각 Q와 로 표기된다. 이때 S와 R은 각각 SET과 RESET을 의미하며 이 회로에서 와 가 입력으로 사용된 것은각각의 입력과 NAND 게이트 사이에 NOT 게이트가 하나씩 연결된 것으로 보면 된다.






(2) RS 플립플롭
RS 플립플롭은 이진법으로 표시되는 정보를 저장했다가 클럭펄스가 들어오면 이를 플립플롭의 출력에 전달할 수 있도록 구성된다. 그림 2(a)의 RS 플립플롭에서 만일 클럭 펄스 입력 CLK가 0의 상태에 있다면 마치 기본 RS 플립플롭에서 S=R=0인 것과도 같은 경우가 되므로 Q와 는 불변 이다. 그러나 만일 클럭펄스가 들어와서 CLK가 1의 상태로 된 동안에는 그림 2(a)의 RS 플립플롭이 그림 1(a)의 기본 RS 플

참고자료

· 없음