논리실험 (반가산기 및 전가산기).

소개

반가산기 및 전가산기에 대한 이론 소개

목차

◆ 제목
◆ 목적
◆ 이론
◆ 방법

본문내용

◆ 제목
- 반가산기 및 전가산기

◆ 목적
(1) 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.
(2) 설계된 회로의 기능 측정

◆ 이론
- 산술연산은 전자계산기나 컴퓨터 등 모든 디지털 시스템에서 가장 중요한 정보처리 과정이며, 종류로는 반가산기(Half Adder)와 전가산기(Full Adder), 전가산기와 반가산기를 이용하여 nbit의 덧셈을 행하는 병렬 가산기(Parallel Adder), 올림수 예측 가산기, 4 bit를 이용하여 10진수 0~9까지 만을 표현할 수 있는 BCD 가산기(8421), 3초과 가산기, 10진 가산기 등이 있다.

(1) 반가산기
반가산기(HA: Half Adder)는 한 자릿수의 2개의 2진 비트를 가산하는 조합 논리 회로로 표현할 수 있다. 따라서 한 비트의 두수(A,B)를 더하는 경우는 위의 그림과 같이 표현할 수 있다. 여기서 S는 출력의 합(Sum)이며, C는 캐리(Carry)를 의미한다.
위와 같이 1 비트만을 가산하는 경우를 진리표로 나타내면 표 5-1과 같다. 두 출력 함수를 간소화하기 위한 카르노


(2) 전가산기
두 자리 이상의 2개의 2진 비트수를 가산할 때 반가산기에서 발생하는 캐리를 다음 단계에서 처리할 수 있도록 한 회로를 전가산기(FA : Full Adder)라 한다. 따라서 한 비트의 두 수(A,B)를 올림수를 고려하여 더하는 경우는 오른쪽 그림과 같이 표현할 수 있다.
첫째자리 와 는 반가산기를 이용하면 되지만 와 를 가산할 때는 와 에서 발생한 캐리 를 함께 가산해야 하므로 입력 변수가 3개 필요하게 된다. 이와 같이 캐리를 포함한 3개의 비트를 가산하기 위하여 전가산기가 필요하게 된다. 따라서 전가산기는 앞단에서 올라온 캐리 와 입력 변수 A, B에 대한 출력은 합 S(Sum)와 캐리 (Carry)로 구성된다. 전가산기의 3가지의 입력 변수에 대한 전가산기의 진리표는 표 5-2와 같다. 두 출력 함수를 간소화하기 위한 카르노 맵은 그림 5-4와 같다. 그림 5-4의 맵으로부터 출력 함수 S와 는 다음과 같이 얻을 수 있다.

참고자료

· 없음