반도체공정 (Etching & Doping)

소개

반도체공정 레포트입니다.
대학원 생활동안 1년간 준비해온 반도체공정에 관한 총정리입니다.
이 레포트는 총 6 시리즈로 준비되어 있으니, 필요한 부분을 골라서
레포트를 쓸때나 전공공부하실때 유용하게 사용하시기 바랍니다.
이번 자료는 반도체 공정중 에칭과 도핑에 관한 내용입니다.

목차

< Plasma etching >

1. Plasma의 정의
2. 기본적인 plasma 변수
3. Plasma의 분류
4. 저온 plasma ( Glow discharge 에 의한 Cold Plasma )
5. High frequency plasma

< 반도체 공정 시 각종 Insulating film의 etching과 etching된 부분의 평가 >

1. 습식 식각
2. Wet etching, Silicon Nitride
3. Dry Etching
(1) 건식 식각의 기본 개념
(2) 건식 식각에 사용되는 plasma 장비들
(3) 피 식각물질과 사용 가스 정리
(4) 식각 종말점의 확인

< Impurity doping 공정기술 >

1. Diffusion
(1) Dopant movement
(2) Mathematical model for diffusion
(3) The diffusion coefficient
(4) Diffusion method of atoms
(5) Diffusion process

2. Ion Implantation
(1) Introduction
(2) 이온 주입의 기초 현상
(3) Ion implanter
(4) 공정 기술로서의 장점과 단점
(5) Channeling
(6) Annealing

본문내용

- 불순물의 주입 목적 -
․ Metal과 Si의 접촉 저항을 낮추기 위해 표면을 high doping 해준다.
․ Surface electric field effect를 이용한 소자의 특성 조절을 위해 표면을 low doping 해 준다. (ex) LDD.
․ Carrier의 recombination을 증가시켜 high speed switching device를 만들기 위해 중금 속을 주입한다.
․ 소자의 제조 과정에서 불순물을 제거하거나 gettering을 위해 다른 불순물을 유인하는 불 순물을 주입한다.

- Doping 방법 -
① 결정성장시의 불순물의 도입
- 용융 실리콘에 도핑 될 물질을 포함시킨다.
- 단결정이 될 수 있는 불순물의 첨가 한도 결정 : 많은 물질에서 고용도(solid solubility) 의 불순물을 포함한 단결정을 만드는 데는 고용도의 최대치보다 약간 낮은 농도에서 단결 정화하는 것이 곤란해 다결정이 되어버리는 경우가 많으며 이것은 결정성장이라는 열평형 상태가 성립될 정도로 천천히 시행된 과정이 아니기 때문에 열평형상태에서 받아들일 수 있는 최대 고용도까지의 단결정중에 불순물이 들어갈 수 없다는 것을 보여준다.

Table 1.1 Solid solubility limits in silicon at 1100℃
DopantSolubility limit (atoms/cm3)Arsenic (As)1.7 × 1021Phophorus (P)1.1 × 1021Boron (B)2.2 ×1020Antimony (Sb)5.0 × 1019Aluminum (Al)1.8 ×1019


② Diffusion
- Solid state로부터의 doping : 도핑 될 불순물을 포함한 층을 실리콘 표면에 형성시키고 서 고온에 두면 실리콘 표면을 통해 불순물이 실리콘의 내부로 확산된다.
- Vapor state로부터의 doping : 고온의 furnace 안에서 불순물을 포함한 증기에 실리콘을
노출시킨다.

③ Ion implantation
- Si wafer를 진공 속에 두고 불순물 이온을 electric field을 통해 가속하여 표면으로 주입
하면 이온이 wafer 에 충돌하며 실리콘 안에 머물게 된다.
- 도핑하지 않을 영역은 표면을 실리콘 산화막과 같은 dielectric material로 보호함으로써 불순물을 부분적으로 wafer에 도핑 할 수 있다.

참고자료

· (1) Introduction to microelectronic fabrication, Jaeger, Prentice Hall
· (2) Silicon Processing for the VLSI Era 2nd edition, S. Wolf, Lattice Press