[기계공학실험]연산증폭기

소개글

기계공학실험 연산증폭기실습실험 입니다. A+자료입니다.
많은 도움이 되셨으면 좋겠습니다.

목차

1. 목적
2. 이 론

본문내용

1. 목 적
연산 증폭기의 원리를 이해하고 반전 증폭기, 차동 증폭기를 구성하여 그 결과를 이해하고 활용을 생각해 본다.

2. 이 론
연산 증폭기
연산 증폭기(operational amplifier)는 analog 회로를 구성하는 기본 요소의 하나로, 어떠한 신호에 상수 곱하기(즉 증폭 기능), 미분 및 적분, 두 신호의 덧셈 및 뺄셈 등의 기본적인 수학적 연산 기능을 하면, 연산 증폭기란 이름도 여기에서 유래되었다.
1965년 이전에는 진공관이나 개별 트랜지스터로 만들었기 때문에 가격도 비싸고 크기도 컸으면 성능도 좋지 않았다. 그러나 1960년대에 들어서면서 발전하기 시작한 집적회로(IC, Integrated Circuit) 기술이 연산 증폭기에 적용되어1965년에 Fairchild 사의 μA 709가 집적회로 연산 증폭기로서 본격적으로 쓰이기 시작하면서, 개별 소자로 만들어진 연산 증폭기의 문제점들이 사라지게 되었다.
이후 집적회로 연산 증폭기의 성능이 향상되고 가격이 낮아져 성능 대 가격 비가 급속히 커지면서 연산 증폭기는 analog 회로의 기본 구성 요소로 자리하게 되었다.
현재의 연산 증폭기은 실리콘 반도체 기관에 집적되어 있는 20~50개의 트랜지스터로 구성된 회로로, 시판되고 있는 것만도 수 백가지 종류에 이른다. 응용 범위도 매우 넓어, 계측기, 능동 필터(active filter), A/D(analog-to-digital) 변환기, 각종 제어기기 등 거의 모든 종류의 회로에 이용되고 있다

참고 자료

없음