[회로설계]Verilog를 이용한 간단한 ALU 구현

소개

Verilog를 이용한 간단한 ALU를 구현하였다.
사용한 툴은 Quartus II 이며 ALU는 가,감 기능을 구현하였으며 곱셈과 나눗셈은 지원하지않는다.
Visio2003을 이용하여 회로도를 구성하였으며 결과 확인후
Vector Wave form Editor를 이용하여 0~1us까지의 결과 확인후 캡쳐 하였다.

목차

요구사항
사용한툴
설계
회로도
소스
결과 확인
고찰

본문내용

요구 사항
간단한 ALU를 만든다.
피연산자 두 개를 입력을 받는다.
피연산자는 각각 8비트이다.
8비트의 출력이 있으며 1비트의 케리 출력도 있다.
ALU의 8가지 동작을 제어하는 제어신호 입력이 있다.(3비트)
케리 입력이 있다.(1비트)
피연산자 input [7:0] a, b;
ALU 동작 제어 신호 input [2:0] alu_con;
케리 입력 input carry_in;
연산 결과 output [8:0] alu_out;
케리 출력 output carry_out;
오른쪽 그림과 같은
구조

사용한 툴
Quartus II 5.1
캡순이 5.0(켑쳐 프로그램)
파워포인트 2003
Visio 2003
원도우 내장 그림판

요구 사항의 Function table에 맞게 회로를 구성한다.
여러 개의 멀티 플렉서를 이용하여 직관적이고 쉬운 회로를 구성한다.
Visio 툴을 이용하여 대략적인 회로를 구성하였다.

참고자료

· HDL programming