전자회로 설계 및 실험2 예비 레포트_32장_33장

소개

"전자회로 설계 및 실험2 예비 레포트_32장_33장"에 대한 내용입니다.

목차

1. 제목
2. 실험 목적
3. 이론
4. 컴퓨터 시뮬레이션

본문내용

1. 제목: 제32장 발진기 회로1
2. 실험 목적
1) 위상편이 발진기에 사용된 증폭기의 개회로의 이득, 그리고 Vout의 진폭과 주파수를 측정한다.
2) 이들의 실험결과와 이론값을 비교한다.
3) 이들 두 데이터가 10% 이상 차이가 나는 경우 실험결과를 편차 이내로 줄일 수 있도록 회로를 수정하는 방법을 제안하고 시험평가한다.
4) 이 회로의 PSpice 해석을 통하여 Vout의 진폭과 주파수, 그리고 피드백 회로부에서의 위상편이를 구한다. 전원 V2와 V3의 전압이 Vout에 미치는 영향을 관찰하라고, PSpice의 데이터와 실험 데이터를 비교한다.
3. 이론
위상편이 발진기는 외부에서 입력 신호를 주지 않아도 회로 자체가 특정 주파수에서 정현파를 스스로 생성하는 발진 회로이며, 주로 연산증폭기나 BJT와 같은 증폭 소자를 중심으로 구성된다. 이 회로는 증폭기와 3단 RC 피드백 네트워크로 구성되며, RC 네트워크에서 발생하는 위상 지연과 증폭기의 반전 특성이 결합되어 발진 조건을 만족한다.
발진이 지속적으로 유지되기 위해서는 바르크하우젠(Barkhausen) 조건이라 불리는 두 가지 기준이 충족되어야 한다.
첫 번째 조건은 폐루프 이득의 크기가 1이 되는 것이다. 위상편이 발진기에서 사용되는 3단 RC 네트워크는 발진 주파수에서 약 1/29의 이득(감쇠)를 갖는 것이 알려져 있다. 즉, 피드백 경로에서 신호가 29배 감쇠되므로, 이를 보상하기 위해 증폭기 이득은 최소 29 이상이 되어야 한다. 일반적인 반전 증폭기 구조에서 증폭기 이득은 다음 식으로 주어진다.

참고자료

· 없음