Thin Film Transistor 전기적 분석 방법 논문 리뷰

소개

"Thin Film Transistor 전기적 분석 방법 논문 리뷰"에 대한 내용입니다.

목차

1. INTRODUCTION
2. BACKGROUND
3. SQUARE-LAW MODEL
4. Conductive Channel Models
5. Discrete Trap Model
6. Moblilty
7. RERFERENCE

본문내용

1. INTRODUCTION
이 리뷰는 TFT electrical modeling에 대한 개요를 제공하고, square-law. 3-layer, comprehensive depletion-mode, discrete trap에 대한 모델이 고려된다.

2. BACKGROUND
TFT 기초

그림 2(a)는 equilibrium 상태로, 모든 전극에 0V의 bias가 걸린 상태이다. (b)의 경우는 depletion state로 – bias를 gate에 인가하여 채널층과 절연체 계면에 공핍층이 발생한다. (c)의 경우 + bias를 인가하여 채널층에 전자가 쌓여 채널을 형성한다. 이때 Vds를 0V에서 증가시키면 저항처럼 행동하며 전류가 linear하게 증가한다. 하지만 Vds가 증가함에 따라 드레인 쪽에 전하축적이 감소하고, Vds가 더욱 증가하면, 드레인 근처에 공핍이 발생한다. 드레인 영역이 fully하게 depletion되면 pinch off가 발생하게 되고, saturation된다.
TFT도 MOSFET과 같이 e-mode와 d-mode로 동작을 하는데 e-mode의 경우, normally off 상태로 전력소모가 적고, 회로 동작에 이득이 있다. D-mode로 동작하는 소자의 경우, 능동 부하와, 로직 인버터에 사용되지만 그다지 의미는 없다.
Ideal Square-Law Model Overview
TFT에서 전류는 VGS, VDS 두 전압에 의존하여 흐르게 된다. 이상적인 소자의 경우 전류는 아래의 식처럼 Ideal Square-Law model에 관한 식으로 구할 수 있다.
ID= (WμCOX)/L [(VGS – VON)VDS – 2V2DS/2], (VDS < VDSAT) [2.1]
채널이 pinch off되고, drain 전류가 saturation되면 아래의 식을 이용할 수 있다.
IDSAT = (WμCOX)/2L (VGS – VON)2, (VDS ≧ VDSAT) [2.2]
여기서 VTH가 VON로 대체되었다. VTH는 pinch off 전 IV curve의 linear 부분에서 전류가 상당히 흐르기 시작하는 전압을 표현하고, VON은 전류 전도의 시작을 정량적으로 표현한다.

참고자료

· D. Hong , G. Yerubandi , H. Q. Chiang , M. C. Spiegelberg & J. F. Wager [e-mail] (2008) Electrical Modeling of Thin-Film Transistors, Critical Reviews in Solid State and Materials Sciences, 33:2, 101-132, DOI: 10.1080/10408430701384808