General CPU design 2 - VHDL code & RTL viewer

소개

General CPU design 2을 vhdl 코드로 작성하고 결과를 rtl viewer로 함께 본 레포트 입니다.
하단의 실습 지침에 맞게 코드를 설계하고 컴파일한 결과를 작성한 레포트 입니다.

[실습 지침1]
주어진 VHDL code(Page 4)를 사용해서 EC-2 microprocessor를 구현하고 “RTL view” 기능을 이용해서 구현된 결과를 분석하라.
해당 code를 분석해서 Control unit의 state diagram을 도출하고 손으로 그려라.
Note: Asynch RAM used in EC-2 is not supported by current generation FPGAs, for example Cyclone IV. Cyclone IV only supports Synchronous RAM, so the VHDL code is also modified.

“program_EC2.mif” 에 명시된 프로그램 두 개를 simulation으로 검증하라. (The last content in program.mif is actually written to the memory.) You have to only perform “RTL simulation” since it is much easier for verification. (SDO 파일 없이, “gate_work” 대신 “work” library에서 entity load)
Calculating the GCD of two numbers (You have to be able to enter external inputs, as in EC-2 in our lecture)
Sum N down to 1. (You have to be careful for the “Enter” signal duration)

[실습 지침 2]
Write the assembly code & the binary code for countdown from N, store it as program_EC2.mif, run, verify with simulation.
Lab 9에서 사용한 countdown 프로그램을 참고하라.

---
각 실습 과정과 방식 안내 등이 함께 소개 되어 있습니다.

목차

없음

본문내용

Lab 10-1
주어진 VHDL code(Page 4)를 사용해서 EC-2 microprocessor를 구현하고 “RTL view” 기능을 이용해서 구현된 결과를 분석하라.
해당 code를 분석해서 Control unit의 state diagram을 도출하고 손으로 그려라.
Note: Asynch RAM used in EC-2 is not supported by current generation FPGAs, for example Cyclone IV. Cyclone IV only supports Synchronous RAM, so the VHDL code is also modified.

“program_EC2.mif” 에 명시된 프로그램 두 개를 simulation으로 검증하라. (The last content in program.mif is actually written to the memory.) You have to only perform “RTL simulation” since it is much easier for verification. (SDO 파일 없이, “gate_work” 대신 “work” library에서 entity load)
Calculating the GCD of two numbers (You have to be able to enter external inputs, as in EC-2 in our lecture)
Sum N down to 1. (You have to be careful for the “Enter” signal duration)

참고자료

· 없음