서강대학교 고급전자회로실험 2주차 예비/결과레포트 (A+자료)

목차

1. 실험결과
2. 실험회로

본문내용

예비보고서는 아래 양식에서 ‘1. 실험결과’에 시뮬레이션 결과를 입력하여 제출한다.
결과보고서는 예비 보고서에 측정결과 및 분석을 추가하고, ‘2. 고찰사항’을 작성하여 제출한다.
(실제 실험 수행시 연결한 회로의 사진을 ‘실험 사진’에 삽입한다.)
실험은 특별한 말이 없으면 실험실의 계측기를 이용하여 진행한다.

1. 실험결과
1. 실험회로 1
a) 실험회로 1의 DC 바이어스 전

<중략>

-오실로스코프로 측정할 때 vin과 vout의 위상을 동시에 측정하지 않았기 때문에 전압 크기(magnitude)의 전압이득만 고려해 기록하였다. 실험에서의 전압 이득은 9.2로, 이론적인 전압이득의 값과 8%정도의 오차가 있었다. 이는 op amp의 실제 nonideal한 특성, 측정장비 이슈, 저항의 오차 등에 의해 발생한 것으로 보인다.

b) 비반전 단자가 그라운드에 연결되어 있는 일반적인 반전증폭기와 [실험회로 1]의 다른 점 기술
- 비반전 단자가 그라운드에 연결되어 있는 반전증폭기의 경우, Vout의 DC값이 0V가 되고, 입력에 의한 AC신호만이 출력된다. 하지만 [실험회로 1]의 경우, DC만을 고려했을 때, 비반전 단자에 4.5V가 입력되어, 출력 Vout의 DC값이 4.5V로 바이어스된다. 따라서, VEE = 0V인 [실험회로 2]와 cascade할 수 있게 된다. ac신호에 대해서는 일반적인 반전증폭기처럼, 입력 신호를 증폭하게 된다.

1.3 [실험회로 1]의 회로 출력단자(즉, v_OUT)와 그라운드 사이에 100 μF 캐패시터와 부하저항 R_L = 8.2 Ω을 연결하여 v_SRC (진폭 100 mV, 주파수 1 kHz)를 인가한다.

b) 앞 실험 1.2a의 v_OUT과 비교하여 차이점과 그 원인을 기술
- 캐패시터와 부하저항을 출력단자에 연결하자, 출력 전압의 진폭이 0.92V에서 0.24V로 감소하였고, 파형이 사인파에서 위 아래가 saturate된 사각파 같은 파형으로 변형되었다.

참고자료

· 없음