인하대학교 나노집적반도체소자 MOSCAPACITOR 설계 및 분석

소개

High-k 물질을 사용하였을 때의 MOS Capacitor와 동일한 EOT를 갖지만, SiO2만을 사용한 MOS Capacitor를 Boise State University에서 제공하는 Band Diagram Program을 사용하여 각각 제작 및 비교하였습니다. 더 나아가 아래 목차에 구성되어 있는 내용들을 깊이 있게 다루어 보았으니 MOS CAPACITOR 설계 과정뿐만 아니라 반도체 커리큘럼을 희망하는 분은 분명 큰 도움 된다고 생각합니다. 감사합니다.
해당 보고서 내 직접적으로 설계 과정에 연관 있는 이미지를 제외하고 설명하려고 하고자 하는 대상에 관한 이미지들을 저작권법에 근거하여 제외 하였습니다. 하지만 해당 figure에 대한 소개와 참고문헌이 작성되어 있으니, 참고문헌을 참조하시기를 바랍니다.

목차

I. MOS Capacitor 동작 원리
- Gate Material
- Metal Gate Material 고려사항 및 선택
- Oxide Material
- Oxide Thickness/Charge/Traps
- Subthreshold Swing (SS)
- Semiconductor material
- Semiconductor material 선택
- Si Doping Concentration 선택
- Body Effect(NMOSFET 기준)
- MOS Capacitor 동작 원리(NMOS)
- Flat Band
- Accumulation (Strong/Weak)
- Depletion
- Threshold
- Inversion (Strong/Weak)

II. High-k 물질 도입에 대한 배경
- Moore의 법칙과 Device Scaling Down
- High-k material 선택 및 조건
- Reasonable K value
- Thermodynamic stability
- Kinetic Stability
- Band Offset
- Interface Quality
- Defects
- Oxide 물질과 Si substrate 접합 interface의 quality와 Interfacial Layer(IL)의 필요성
- Scattering에 의한 Carrier Mobility Degradation
- Remote Coulomb Scattering (RCS)
- Remote Phonon Scattering (RPS)
- Remote Surface Roughness Scattering (RSRS)
- HKMG Fabrication Process Method
- Gate-First Integration Scheme
- Gate-Last Integration SchemeIII. High-k 물질을 포함한 MOS Capacitor 설계 과정
- 서론
- Body Substrate Doping Concentration 선택
- Oxide material 선택
- 설계된 MOS (TiN/HfO2/SiO2/p-Si) Capacitor에 대한 기본적인 분석
- Flat Band에서 Electric Field 동향
- Gate Voltage가 10V일 때 potential profile
- Voltage Bias Variation에 따른 Band Bending(-2V/ VFB/ VT/+2V)
- Temperature Variation
- Temperature와 Voltage sweep 동시 비교 on C-V Graph
- Temperature와 Voltage sweep 동시 비교 on Tunneling distance of HfO2
- Frequency 및 Voltage ramping rate에 따른 C-V 변화 분석
- Oxide Trap Model

IV. 설계한 MOS Capacitor와 동일한 EOT를 갖는 SiO2로만 구현된 MOS Capacitor 동작 특성 비교/논의
- C-V Graph, Energy Band, Potential, Electric Field, Charge Density 비교
- Tunneling Distance 비교
- Oxide Trap이 추가되었을 경우의 Tunneling Distance
- Total 설계 결론

V. 기타 추가사항 해석
- Scaling Down에 따른 Short Channel Effect(SCE)
- Surface Scattering
- Velocity Saturation
- VT Roll Off와 Drain Induced Barrier Lowering (DIBL)
- Punch Through
- Hot Carrier Injection (HCI) (Based on Luck Electron Model)
- Gate Induced Drain Leakage (GIDL)
- Random Dopant Fluctuation (RDF)
- Body Thickness
- Silicon-On-Insulator (SOI)
- PD-SOI
- FD-SOI
- Self-Heating Effect (SHE)
- SS를 낮추는 solution
- Negative Capacitance FET (NCFET)
- Impact Ionization FET(I-MOS)
- Tunneling FET(TFET)
- MOSFET관련 지식을 기술한 이유
- Mobility를 높이는 solution
- Strained Si
- Oxide Capping Layer

VI. 참고문헌

본문내용

I. MOS Capacitor 동작 원리
MOS Capacitor의 동작원리 이해에 앞서 MOS Capacitor 설계 시 사용할 material 선택을 위해 MOS 구조에서 Metal, Oxide, Semiconductor에 대한 지식 및 특성에 대하여 기술하겠습니다.

i) Gate Material
MOS구조의 Gate material로 처음에는 conductivity가 좋은 metal계열의 material이 채택되었으며, 대표적으로 Aluminum(Al)이 사용되었습니다. 하지만 Al의 경우 660°C 로 낮은 용융점을 가집니다.

< 중 략 >

이번 High-k material을 사용한 설계 과정에서는 TiN/HfO2/SiO2/p-type Si을 사용하여 설계하였습니다. 이 과정에서 body substrate의 doping concentration에 대한 선택 배경 및 근거, High-k oxide material과 interface property를 고려한 IL material과 High-k material 선택 배경 및 근거, 설계한 MOS Capacitor에 대한 기본적인 분석(Electric Field, Temperature/Voltage variation on C-V Graph, Tunneling distance)에 대해서 분석하였습니다. 또한, Oxide Trap Model을 적용시켜 trap된 oxide charge의 polarity 및 위치에 따라 VT와 VFB가 어떻게 변화하는지 그 동향을 살펴보았습니다. 더 나아가, 설계한 MOS Capacitor와 동일 EOT를 갖으면서 oxide material이 SiO2로만 이루어진 경우와의 tunneling distance, C-V Graph, Energy band diagram, potential, electric field, charge density를 비교하였습니다.

참고자료

· Ranuárez, J. C., Deen, M. J., & Chen, C.-H. (2006). A review of GATE tunneling current in MOS devices. Microelectronics Reliability, 46(12), 1939–1956. https://doi.org/10.1016/j.microrel.2005.12.006
· EUGENIO DENTONI LITTA, “Integration of thulium silicate for enhanced scalability of high-k/metal gate CMOS technology” Doctoral Thesis in Information and Communication Technology Stockholm, Sweden 2014
· 미래에셋증권 김영건(2022.6.7). 반도체(비중확대/Maintain) Promising Wafer: 전략 자원에 대한 기술적 접근, https://securities.miraeasset.com/bbs/maildownload/*************169_154,(2023.11.29)
· J. Robertson. “High dielectric constant gate oxides for metal oxide Si transistors.” Reports on Progress in Physics, volume 69, no. 2, pp. 327–396, February 2006.
· MOSFET Scaling-미세화(2020.5.31), “https://m.blog.naver.com/drcooper/221985235114”(2023.11.24)
· Oxidation in IC Fabrication, “https://www.eeeguide.com/oxidation-in-ic-fabrication/” (2023.11.24)
· 김형진 교수님, “MOSCAP”, 인하대학교, (2023.11.25)
· M. A. Alam, B. Weir, J. Bude, P. Silverman and D. Monroe, "Explanation of soft and hard breakdown and its consequences for area scaling," International Electron Devices Meeting 1999. Technical Digest (Cat. No.99CH36318), Washington, DC, USA, 1999, pp. 449-452, doi: 10.1109/IEDM.1999.824190.
· J. Shappir, A. Anis and I. Pinsky, "Investigation of MOS capacitors with thin ZrO2layers and various gate materials for advanced DRAM applications," in IEEE Transactions on Electron Devices, vol. 33, no. 4, pp. 442-449, April 1986, doi: 10.1109/T-ED.1986.22510.
· 진종문(2018.03.20), [반도체 특강] FET 게이트 단자의 변신 “ https://news.skhynix.co.kr/post/transformation-of-the-fet-gate-terminal”(2023.11.27)
· GUSTAF SJÖBLOM, “Metal Gate Technology for Advanced CMOS Devices”, Digital Comprehensive Summaries of Uppsala Dissertations from the Faculty of Science and Technology 213”https://uu.diva-portal.org/smash/get/diva2:168797/FULLTEXT01.pdf”(2023.10.29)
· IBK 투자증권 이건재(2021.04.13), “전기차 보급 확대를 기다리는 화합물 반도체”,
· https://www.ibks.com/company/common/download.jsp?filepath=/files/tradeinfo/indreport&filename=*************6390_ko.pdf”, (2023.11.08)
· J. Robertson, “High dielectric constant oxides “, THE EUROPEAN PHYSICAL JOURNAL APPLIED PHYSICS
· https://web.stanford.edu/class/ee311/NOTES/Robertson%20JAP04.pdf, (2023.11.12)
· 김형진 교수님, “Long Channel MOSFET”, 인하대학교, (2023.11.25)
· Yeung, Chun Wing. “Steep On/Off Transistors for Future Low Power Electronics.” (2014).
· 삼성 테크 블로그(2023.01.28), “FD-SOI, The Disruptive Innovation Samsung Foundry is Leading to Overcome the Limits”, https://semiconductor.samsung.com/us/news-events/tech-blog/fd-soi-the-disruptive-innovation-samsung-foundry-is-leading-to-overcome-the-limits/ (2023.11.23)
· 삼성 테크 블로그(2023.6.7), “SOI, 세상을 뒤집어 한계를 극복하는 파운드리 사업부의 솔루션”, https://semiconductor.samsung.com/kr/news-events/tech-blog/soi-the-disruptive-innovation-samsung-foundry-is-leading-to-overcome-the-limits/ (2023.11.24)
· 홍딴딴, [반도체 소자] “I-MOS, TFET, NC-FET, Suspended FET”, “https://sshmyb.tistory.com/61”, (2023.11.25)
· 거니거니, [반도체8대공정] #금속배선공정(1) _ 알루미늄 배선, Junction spike, Void, Hillock, Electromigration,””https://m.blog.naver.com/PostView.naver?blogId=ghyokim&logNo=222251153526&categoryNo=29&proxyReferer=%5D ” (2023.11.25)
· 김형진 교수님, “Short Channel MOSFET”, 인하대학교, (2023.11.29)
· 반도체(13) 평탄 밴드, 표면 축적, 표면 공핍: Flat, Surface accumulation, Surface Depletion, https://luv-n-interest.tistory.com/469, (2023.12.01)