디지털시스템설계실습_HW_WEEK7

목차

1. Problem
2. Verilog Code
3. Test Bench Code
4. Schematic
5. Simulation Result
6. Discussion

본문내용

• Discussion
이번 실습과제는 DFF with synch reset and enable, 8-bit Register, 4-digit Seven Segment LED Display를 베릴로그로 코드를 구현해보고 결과 파형을 출력해보는 것이었다.
DFF with synch reset and enable 을 구현할 때 실습 강의노트에 주어진 대로 코드를 입력했지만, 결과 파형을 분석할 때 Q와 QBAR의 값이 반전되지 않는 결과가 생겼다. 결과적으로 변수명을 잘못 입력해 생긴결과였지만, 강의노트에 있는 모듈 코드에서 posedge clk과 “negedge reset”을 추가 했는데. 이는 asynchrous 일 때 쓰는 것처럼 보였다. 또, D-FF의 동작원리에 대해서도 다시 한 번 복습해보는 시간이었다.
8-bit Register를 구현하면서 register의 동작원리를 이해할 수 있었다. 과제에서는 ld = 1이면 input값인 D가 Q에 저장되면서 메모리의 역할을 하는 것을 알 수 있었고, 8bit로 선언했기때문에 8bit가 저장되는 것을 알 수 있었다.
4-digit Seven Segment를 구현하면서 Hierarchical Modeling을 조금 이해할 수 있었다. 실습강의노트에 있는 이미 구현된 하위모듈들을 T0P 모듈에 가져와 동작하는 것은, 이전에 했던 4bit full adder를 구현하는 방법과 비슷해보였다.

참고자료

· 없음