디지털시스템설계실습_HW_WEEK6

목차

1. Problem
2. Verilog Code
3. Test Bench Code
4. Schematic
5. Simulation Result
6. Discussion

본문내용

• Discussion
이번 시간은 4-to-1 MUX를 ifelse , 4-bit shift-register, 4-to-16 Decoder를 베릴로그로 코딩하고 파형을 확인해보는 시간이었다.
과제를 할 땐 4-to-1 MUX를 ifelse에 대해서만 구현했지만, 실습할 땐 case문에 대해서도 4-to-1 MUX를 다뤄보았다. 이를 통해 베릴로그로 코드를 구현할 때 case, ifelse 이 둘의 문법구조가 다르다는 것을 알 수 있었고, MUX의 크기가 커질수록 case로 구현해야 가독성이 좋아질 것으로 보였다.
4-bit shift-register를 구현하면서 nonblocking과 blocking의 차이를 생각하며 코딩했다. 만약 4-bit shift-register를 blocking으로 구현했다면 값이 한 번에 sin의 값을 받아 제대로 파형이 출력되지 않았을 것이다. 하지만 nonblocking으로 코딩했기 때문에, 파형을 통해 제대로 shift되는 것을 확인할 수 있었다.

참고자료

· 없음