[예비보고서] 4.신호 발생기

소개

2022년 중앙대학교 아날로그 및 디지털 회로설계 실습 (아날로그및디지털회로설계실습)
예비보고서 내용입니다.

목차

없음

본문내용

4-3-1 신호발생기 설계
(A) 그림 4-1에 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하시오. 이 관계식을 이용하여 1.63kHz에서 발진하는 Wien bridge 회로를 설계 하시오.

(답안)
그림 4-1에 주어진 Wien bridge 회로에서 커패시터의 임피던스가 1/jwC임을 고려하면, 전압 분배에 의하여 V+는 다음과 같다. (이는 교재 이론부의 식 7-2에 주어진 것과 같다.)
V_+=((R/jwC)/(1/jwC+R))/(R+1/jwC+(R/jwC)/(1/jwC+R)) V_o=1/(〖(1/jwC+R)〗^2/(R/jwC)+1) V_o=1/(1/jwCR+jwCR+3) V_o
다음으로 V-역시 전압 분배에 의해 구하면 다음과 같다.
V_-=R1/(R1+R2) V_o
주어진 Wien bridge 회로에서 Op-amp는 입력 V+가 1+R2/R1만큼 증폭되는 Gain을 가지는 Non-
Inverting amplifier를 구성한다. 따라서 V_o=(1+R2/R1)V_+이며, 이를 V_-=R1/(R1+R2) V_o에 대입하면 V_-=V_+
임을 알 수 있다. 이 관계식으로부터 Wien bridge 회로의 Op-amp에 대한 두 입력이 virtual short
되어 있음을 확인 가능하다.

참고자료

· 없음