반도체 공정 레포트 - latch up (학점 A 레포트)

목차

1. Latch-up 이란
2. 해결방안

본문내용

1. Latch-up 이란
Latch-up 현상을 알아보기 전에 CMOS에 대해 알아보면 CMOS는 PMOS 와 NMOS를 직렬로 연결한 구조이다. 높은 입력전압에서 NMOS는 ON, PMOS는 OFF 상태이며 낮은 입력전압에서는 NMOS는 OFF, PMOS는 ON이다. 즉 CMOS는 ON, OFF상태를 변화시킬 때에 전력을 소비한다. 이 CMOS 안에는 수많은 PN접합이 구성 되어있는데 그중 일부는 4중 pn접합 즉 pnpn구조를 형성하고 있고, 이는 기생 사이리스터를 구성한다. 사이리스터란 전력 제어를 위한 스위칭 소자로 양극, 음극, 게이트의 3단자로 구성되어 있으며 일반적인 상태에서 양극에서 음극으로 전혀 전류가 흐르지 않지만, 게이트에 신호가 인가되면, 전류가 양극에서 음극으로 흐르게 된다. 일단 전류가 흐르기 시작하면, 전력이 차단되기 전까지 중단되지 않는다. Large current를 통과시키기 위해서는 on-resistor가 매우 작아야 한다. 이러한 현상이 CMOS 내부에서도 일어나는데 이를 Latch-up 현상이라고 한다. 자세하게 설명하면 Latch-up은 CMOS에서 발생할 수 있는 고유의 자기파괴 현상으로 CMOS회로에서 발생할 수 있는 가장 큰 문제 중의 하나이다. 어떤 특정한 조건에 의해 전원단과 ground단의 path가 형성되어 높은 전류가 흘러 실제 전원을 차단하기 전에 계속적으로 전류가 증가하게 되어 CMOS를 파괴한다. 이러한 현상은 주로 고전류, 저전압 상태로 주로 4중 P-N-P-N 구조에서 발생한다. CMOS에서 N-well 과 P-well이 조합되며 substrate들은 P-N-P-N, 즉, 사이리스터 구조를 가지게 된다.

참고 자료

없음