9. 4-bit Adder 회로 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

소개

문항들에 대한 답안 이유도 함께 설명하였습니다.
단순 제출을 위한 자료 뿐만 아니라 실험에 대해 이론적으로 이해하는데 많은 도움이 되시라고 노력하였습니다!
제 보고서 참고 하시고 좋은 성적 받기를 바랍니다.
(+ 보고서 첫 페이지에 ⚡️A+ 인증 사진⚡️ 첨부하였습니다.)

궁금하시거나 부족한 내용 있으면 언제든지 자료문의로 알려주세요.
바로 답글로 부족한 내용 보충하여 알려드리겠습니다.

도움이 되셨으면 ⚡️A+자료후기와 팔로우⚡️ 부탁드립니다!!

목차

1. 실습을 위한 이론적 배경:

2. 실습 목적

3. 실습 준비

4. 실습 계획서
1) 전가산기 설계

5. 실습 활용 방안

본문내용

1. 실습을 위한 이론적 배경:

부울대수는 논리학을 수학적으로 해석하기 위해 제안되었으며 현대 디지털 시스템의 수학적 바탕이 되었다.부울대수의 모든 변수의 값을 ‘0’ 과 ‘1’ 로 표현한다.

조합 논리 회로는 입력의 조합에 따라 출력이 결정되는 회로이며 설계 순서는
①회로의 기능을 입력과 출력의 관계로서 명확하게 표현
② 소자의 수를 최소화 하기 위해 해당 기능을 간략화
③간략화 된 기능을 소자를 사용하여 구현
이다.
각 순서의 방법은 다음과 같다.

①입력과 출력의 관계 표현법
- 진리표, 부울대수식, Karnaugh 맵을 사용
② 간략화 방법
-부울대수의 공리와 정리를 이용
- Karnaugh 맵 방법
③ 논리함수의 구현
-사용하는 소자에 따라 다양한 방법 존재 ( ex : 게이트를 사용하는 방법 )

Canonical Form은 각 변수들을 AND 또는 OR 로 결합한 방식이다. Sum of Minterm이나Product of Maxterm 으로 회로 설계를 진행하면 gate 를 이용한 회로 설계에 용이하다.
(Minterm : 각 변수를 AND 로 결합하여 결과가 ‘1’ 이 되게 함, Maxterm : 각 변수를 OR 로 결합하여 결과가 ‘0’ 이 되게 함)

Standard Form은 변수들의 AND 를OR 한 형태인 Sum of product 나 변수들의 OR 를 AND 한 형태인 Product of sum 형태로 나타내며 Standard Form 은canonical form 을 포함한다.

전가산기는 더하기를 할 때 두 개의 한 자릿수 이진수 입력과 함께 이전 연산의 carry bit를 포함하는 방식이다. 전가산기는 입력 A, B 그리고 이전 연산의 carry bit 를Cin이라 할 때 두 A, B, Cin의 합 S와 발생한 carry bitCout을 출력한다.

2. 실습 목적
-조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.

참고자료

· 실습 교재 이론부,Digital Design 4 Ed.