아주대학교 전자회로실험/전회실/ 실험4 정궤환회로 예비보고서

목차

1. 실험 목적
2. 실험 도구 및 소자
3. 실험 이론
4. 실험 과정 및 예상 결과
5. Pspice Simulation 및 예상 결과와의 비교
6. 참고 문헌

본문내용

실험 목적
본 실험에서는 정궤환 회로를 다룬다. 기본적으로 연산증폭기는 이득을 통해 출력을 증폭시키므로 광범위하게 사용된다. 이는 가감산, 적분, 상수 곱하기 등의 연산 기능을 수행할 수 있다는 뜻이기도 하다. 이번 실험에서는 증폭기에 정궤환을 추가한 상황에서 출력이 어떻게 변하는지에 집중한다. 연산증폭기에 대한 이해를 기반으로 정궤환 회로를 응용하고, 회로를 구성하여 실제 작동을 확인한다. 또, 삼각파 출력 회로에서 정궤환과 부궤환을 모두 적용하게 되는데, 출력 결과를 분석하여 회로가 어떻게 작동하는지 구동 방식과 그 영향을 이해하는 것으로 추후 연관 과목과 설계에 대한 직관적인 시각을 다질 수 있다.

실험 이론
슈미트 트리거 회로는 이전까지 다루었던 부궤환 회로와 달리 정궤환을 이용한다. 정궤환을 다루기에 앞서 다시 Op-amp의 특성을 다루어볼 필요가 있다. OP-amp는 기본 기능은 ‘증폭’이다. 이상적인 증폭기를 생각한다면 입력 임피던스는 무한 (개방)이고, 출력 임피던스는 0 (단락)이다. 이에 앞서 다루었던 부궤환 회로들은 출력을 –단자와 연결해 입력을 0으로 조절했다. 특정 이득을 갖도록 했다. 하지만 정궤환 회로는 그렇지 않다. 입력이 0이 되지 않으므로 이론적으로, 이득이 무한이 된다.
하지만 실제로는 그렇지 않다. 마찬가지로 회로에 ‘전원 전압’이라는 Limit이 작용한다. 이에 회로는 (일반적으로) +-15V 범위 내의 형태 출력 (V_sat)을 그리게 된다. 슈미트 트리거 회로 또한 마찬가지이다.
다만, 슈미트 트리거 회로에는 단락 전압이 작용한다. 일반적으로 양의 단락과 음의 단락을 각각 V_TH, V_TL이라고 한다. 입력을 +로 증가시키면 V_TH까지는 유지되다가, V_TH를 임계점으로 출력의 위상이 반대로 반전된다. 반대로 입력을 –로 증가시키면 V_TL까지는 유지되다가, V_TL을 임계점으로 위상이 반대로 반전된다.

참고 자료

아주대학교 전자회로실험 강의 노트 (2021)
Behzad Razavi, 김철우 외 6인 공역, 『마이크로전자회로』, 제 2판, 2009 .p599-621
James W. Wilson 외 1인 공저, 장주욱 외 9인 공역, 『회로이론』, 제 10판, 2016, p166-190
방성완, 『알기쉬운 회로이론』, 제 1판, 2016, p358-376
allaboutcircuits, (2021.04.03.), (2021.04.03.), ‘positive feedback’, ‘OP-amp’ https://www.allaboutcircuits.com
ALLDATASHEET, (2021.03.15.), (2021.03.15.),
‘741C’, https://www.alldatasheet.co.kr/view.jsp?Searchword=741C